Quartus II 编译出现以下错误，请高手指点！！！

646571959 · 发表于 2013-12-20 08:23

EDA365欢迎您登录！

您需要登录才可以下载或查看，没有帐号？注册

x

Clock_Generator.rar (397.36 KB, 下载次数: 12)

lvsy · 发表于 2014-1-22 10:09

顶层文件里，key_value的定义错了，不应该是input，是wire型，因为它是key_scan_jitter的输出。

SavaMcSava · 发表于 2014-1-22 05:16

You have module Clock_Generator.v
with port                   input [31:0] key_value
and you set a instance of
key_scan_jitter key_scan_jitter_inst
(
.clk(clk),
.rst_n(rst_n),
.key_data(key_data),
.key_flag(key_flag),
.key_value(key_value)
);
In module key_scan_jitter.v
you have                         output[31:0] key_value

So module have to source of key_value:
1. From input port (may be 32 pins of chip)
2. From internal instance  key_scan_jitter

Altera can-t to do short circuit in your module.