CPU不工作

legendarrow

CPU与FPGA的公共电源为1.8VIO，由一路开关电源供电。FPGA还有一个CORE电压为1.1V。
现在的情况是CORE必须后于1.8V的IO上电FPGA才可以正常工作。于是在CORE上面加了个延时，50ms吧，于是系统开始正常跑了。频繁断电上电后，会出现CPU不工作的情况，测量电压输出正常。再加大延时，100ms吧，比50ms的情况好多，但是频繁上电以后还是出现同样现象。
CPU采用PMIC，FPGA CORE用PWM，他们的source是一样的。
延时电路是用FDS4395加上RC延时撘的。电流需要流过PMOS。
% Q* t3 B' }% t! t7 j2 m当CPU不工作以后，将FPGA CORE的1.1V取下，CPU马上正常工作
现在的疑问是，FPGA的与CPU仅仅是电源的输入是一样的，怎么FPGA会影响CPU呢，奇怪。
也请大家指点。
- @  Z7 ~) I" Z7 t4 H8 A6 U谢谢先

xin_515

在电容上并个二极管试试。

really2003

保险起见，电容搞小一些吧

salseguo

问题解决了没，要不你把延时再加大

bluskly

jacklee_47pn 发表于 2012-12-25 07:43
4 _# K& j( r1 u- _  T+ S"频繁的断电上电" =>不知道中間的間隔的時間夠不夠使 CPU 所有电压放到 0.7V 以下？ 怕是速度太快，造成開機 ...

" N2 _3 N/ f5 B* A又学习了。。

legendarrow

jacklee_47pn 发表于 2012-12-25 07:43
"频繁的断电上电" =>不知道中間的間隔的時間夠不夠使 CPU 所有电压放到 0.7V 以下？ 怕是速度太快，造成開機 ...

& v! t, }3 Y& ^! ~/ N& g确认是放电未放完导致的，只要掉电与上电的时间很短，CPU就无法启动，稍微长点（2s左右）就没有问题了。
6 i* `& Y& P7 Y- v# ?5 p; y现在在想做一个加速放电电路，没什么思路，有经验的还请指导下。

jacklee_47pn

legendarrow 发表于 2012-12-25 14:34
间隔时间是有个1~2秒，你说的CPU电压到0.7V以下reset正常有什么参考理论吗，我想知道下他的原理。
FPGA的 ...

0.7V 這是經驗值，真正要看你的 CPU 和 RESET 電路來決定。
* I& r1 Y+ m& G
( k# q1 Z+ x, ^# D; V8 f+ A如果 CPU 只使用 RC 來做開機 RESET，一些單晶片 (例如 8751) ，你可以試試看，開機關機速度過快 CPU 會不動，甚至於會發燙。因為矽半導體的電位差最小是 0.7V。當 CPU 沒有放電乾淨並且 RESET 失效的時候，Program Counter  (PC 寄存器) 是不會乖乖地從 RESET 指定地址開始 (我不說從 0x0000H，是因為不是所有的 CPU 都是 0x0000H 開始)。開機如果不是從 RESET 指定地址開始，有機會進到不對的無窮迴圈，或是造成機器錯誤的動作。

0 f9 v) ~: N/ Q8 j如果 CPU 有使用專屬的 RESET IC ，那就要看 RESET IC 的特性。除了開機 RESET 之外，是不是有監看電壓瞬間掉落到某程度，然後會重新發出 RESET 信號。而這個監看電壓掉落的值是多少? 當你快速開機關機，有沒有低於這個監看電壓?
& S# o$ L6 q' L6 [$ X( |

legendarrow

edajf 发表于 2012-12-25 14:42
$ C7 y  V! j3 E  oFPGA哪里接了大电容么？如果接了大电容，开机关机电还没放完，导致上电时序又变了，上电时序可能导致CPU起不 ...

因为FPGA的CORE必须要晚于IO上电，CPU才可以起来，所以在CORE的输入上飞了一个延时电路，用RC控制PMOS通路慢慢打开，电容10uF，电阻1M，（最初是100K，300k，820k,1M 以为感觉延时大点CPU就不那么容易当掉）。
现在又想起另外一个关键的地方，为什么FPGA的CORE晚于IO（也是CPU的DDR电源），CPU就会起不来呢。目前还没有做一个仔细的测量，仔细测量一下再与大家讨论@~@

legendarrow

jacklee_47pn 发表于 2012-12-25 07:43
1 \/ p2 d6 k$ k0 H) _"频繁的断电上电" =>不知道中間的間隔的時間夠不夠使 CPU 所有电压放到 0.7V 以下？ 怕是速度太快，造成開機 ...

间隔时间是有个1~2秒，你说的CPU电压到0.7V以下reset正常有什么参考理论吗，我想知道下他的原理。
2 Z! i( B' c: Y" p+ k3 UFPGA的漏电行为一般是什么原因造成的呢，
4 _* z, P  q/ o( i! h这个系统CPU的启动与FPGA无瓜葛，FPGA基本上相当于一个NOR flash，我CPU按时去读他的数据就可以了。
还有一个现象是，我不给FPGA加CORE电源，那么CPU每次都是正常启动的。

lidean

验证下，如果不进行频繁的上下电，是否工作正常，或是上下电间隔时间大一点会不会出现相同现象？

jacklee_47pn

"频繁的断电上电" =>不知道中間的間隔的時間夠不夠使 CPU 所有电压放到 0.7V 以下？ 怕是速度太快，造成開機的 RESET 失效。用示波器看一下 RESET 信號的電平正不正確？可能要設計一個關機的時候加速放電的電路。
, D- G) z% G' G% T, a
  {* w' h1 U5 U3 I; i6 A( H9 ]"FPGA的与CPU仅仅是电源的输入是一样的，怎么FPGA会影响CPU呢"  =>  FPGA 可能是有漏電行為，造成 CPU 開機的 RESET 失效。或是 CPU 軟件在等待  FPGA 回答，所以拖住  CPU  動作。
+ t/ I$ q; m+ B  z0 T) T, H) S