关于Candence SiP中Conductor线宽修改的问题

Kelly-小春

由于Conductor线路跨度比较大，又考虑到约束的问题，所以想修改局部Conductor的宽度，把个别的Conductor变窄一点。
8 R) F0 c# [9 o" c% F哪路大师可以帮忙解答。谢谢

xiahang

哇。。。。做封装》？牛XX呀

eeicciee

xiahang 发表于 2012-11-7 13:15
哇。。。。做封装》？牛XX呀

( g1 X4 @" ?6 K2 N1 j做封装的好还是PCB好？

Kelly-小春

eeicciee 发表于 2012-11-7 15:13
2 l% u1 w" r" R: b1 j7 `6 W; m; `9 i做封装的好还是PCB好？

PCB比较容易，而且工艺也比较纯熟。封装可以达到4层、6层，再往上很困难的

Kelly-小春

有没有大师可以帮忙解惑啊，给点指导撒

eeicciee

Kelly-小春 发表于 2012-11-7 15:30
PCB比较容易，而且工艺也比较纯熟。封装可以达到4层、6层，再往上很困难的

PCB层数更多，模块也多，复杂吧？
如果是SIP的话，层数少，基本上就是拉线工呀。
' Y' b% E. }- u" c/ U人个看法

Kelly-小春

eeicciee 发表于 2012-11-7 15:47
2 |; ^/ D( L0 o( |- pPCB层数更多，模块也多，复杂吧？
, n5 H5 S. T) O7 `如果是SIP的话，层数少，基本上就是拉线工呀。
4 Y, q; i$ |& `& u7 M) [8 _1 I$ T人个看法

5 l4 B6 t% u" E* q$ gSiP也要考虑电源完整性和信号完整性的，而且制程能力的问题、空间的限制，6层以上的封装很困难，三批量验证都很难过关的。一般都2层、4层量产的多，封装的尺寸跟PCB比起来小多了

pjh02032121

选上ring，右键cut就可以了
; u8 }0 d, M* y9 T当做shape处理也行
% ^. y, U( P! a+ R( P) B' X, m/ D  F都能解决你的问题
' K( d" i4 m: R( }0 {3 H
/ S" e, b# s* Z5 c; C4 R0 o) Y1000pin以上的BGA，substrate超过10层的也有，看需求了。

eeicciee

Kelly-小春 发表于 2012-11-7 16:04
SiP也要考虑电源完整性和信号完整性的，而且制程能力的问题、空间的限制，6层以上的封装很困难，三批量验 ...

1 S( |0 c# A5 D0 f9 oSIP有PI SI问题，那PCB更有这些问题了啊

Kelly-小春

pjh02032121 发表于 2012-11-7 16:10
选上ring，右键cut就可以了
当做shape处理也行
5 Q. y" F) S: q1 M都能解决你的问题

  \* @! \& Z3 ~3 v这个方法没试成功，你确定那方法适用SiP的吗？

0aijiuaile

Kelly-小春 发表于 2012-11-8 15:25
这个方法没试成功，你确定那方法适用SiP的吗？

当做shape处理就OK了，封装会引入更多的overshoot，而PI方面感觉WB肯定也会更差点。