不同电源系统单板相连电流倒灌

狂羁青马

一个产品中，两块子卡的CPU  3.3VIO相连(i2c,urat,其它一些相连)，由于IO是不同的电源系统，两个板子上电时间不同，会发生电流倒灌，怎么办
一块板子先上电了，另一块板子还没上电，io倒灌电流，使IO的电源变成了1.23V

超級狗

沒人想聽副畜長的故事嗎？
( q  v9 O7 _8 b1 W2 E6 u& o
& }% b& v9 R( S" Q) j

超級狗

+ V/ o7 j& F/ ^9 A8 Z

狂羁青马 发表于 2025-1-11 14:55
* T# \, J$ E( F9 K! K1 H不是我控的，一个机箱中有多个子卡，有FPGA子卡，mcu子卡，cpu子卡等很多，大家都是统一由底板+5V供电， ...

不知道这种内部多个模块的机箱，一般都怎么设计这种电源系统。

各板卡之間，若互相不知道彼此電源的狀況，最好就用 Bus Switch、或有 Power Isolation 功能的電平轉換芯片（Level Translator）、緩衝芯片（Buffer）、邏輯閘（Logic Gtae）...等芯片，將彼此間連接的 I/O 隔開。

當然上面許多高人說，他們從來不隔也沒事。你若信也行，就讓它們漏吧！哪天有問題再說。前提是公司或老闆，不會將你阿嚕巴到死。

; S6 Y- z6 O9 ]! `' \4 K3 N從樓主的敘述來看，系統似乎挺複雜的，應該不是那種十幾塊錢的玩具。電路要設計成什麼樣的穩定度，一直是攻城獅的一個抉擇。以前論壇上也有人講過，那是攻城獅心中的一把尺。

做的若是玩具，便宜、能動就好，沒人會怪你。做的若是與生命或安全攸關的東西，最好秉持良心，當心會有報應的！
8 f/ k0 i5 w& V* g+ d7 |% E
  G( |8 l- @6 t0 l$ e$ F( {/ ?

超級狗

76553706 发表于 2025-1-3 15:44
$ p1 M* [  i2 R8 z9 C74LVT245, 就可以搞定

這位兄弟應該深受其害過！

6 x, r; @# O) k* s6 k5 L2 h這個議題以前提過，你在邏輯閘的規格書中，有看到 I_off 或 Power Isolation 字眼的，就表示這哀西（IC）在沒電的狀態下，I/O 腳位是高阻抗（Hi-Z）。

% W. G0 R/ y3 Q: x5 W踢哀（TI）稱為 I_off，嗯插屁（NXP）和其它供應商稱為 Power Isolation，或有其它稱呼者，族繁不及備載！
+ D/ a/ v, o6 m& A2 `6 O
LVC 系列邏輯閘、部分電平轉換（Level Translator）例如踢哀（TI）TXU / TXS 系列、嗯插屁（NXP）NXU / NXS 系列都有支援，但 9306 系列電平轉換（Level Translator）就不支援，大家使用時要小心就是。
* Y9 f+ U/ p' m: I
; Z6 w# Q+ ~& e0 F) E; C1 ^74LVT245
6 D2 z: v" ?" [1 P& v3 w' f( Y5 \I_off Supports Live Insertion, Partial-Power-DownMode and Back Drive protection
. O5 c5 u3 U4 J& [
8 ^( c# P7 P" P. w; \2 J
/ J( b$ V. R8 z8 q
2 `; V/ b# @7 f# w! n
+ ?' ~4 b; r: J0 c' c

勇敢的大番茄

学习

狂羁青马

超級狗 发表于 2025-1-13 08:48
- B- ]; P- F0 B7 a7 G, g各板卡之間，若互相不知道彼此電源的狀況，最好就用 Bus Switch、或有 Power Isolation 功能的電平轉換 ...

肯定不是玩具，正经的设备，还是成本很高的。作为攻城狮还是要有职业操守的，要优化改进。产品能跑简单，跟长期使用稳定运行是两码事。最近在看TI和NXP处理器的参考板，发现他们做的核心板+底板，不仅仅是核心板+5V这种单一电源供电，还有+3.3v和+1.8V通过接插件
引出，也就是核心板+底板用统一的+3.3v和+1.8v，所有外围设备统一电源，不知道是不是基于这种倒灌电流的考虑
  T  M  ]% q. t+ B: d" N" O. L4 `

+ `5 v  P3 \: e6 F

RefeeZX

学习ing……

狂羁青马

超級狗 发表于 2025-1-8 15:21
) v; r% m7 l8 B周邊電源都由你控的就沒問題，你知道什麼時候要給電或斷電，給電前或斷電後、所有的 I/O 都設成輸入（I ...

+ R/ t( |: u# P6 B' T1 h3 Z7 J不是我控的，一个机箱中有多个子卡，有FPGA子卡，mcu子卡，cpu子卡等很多，大家都是统一由底板+5V供电，只是管脚有交连，如I2C,UART,PCIE,网口，RGB线等。
, H$ v/ Z4 |) y$ Q2 Y3 V大家都是上电各自启动，到机箱里就会发生灌电流现象。不知道这种内部多个模块的机箱，一般都怎么设计这种电源系统
  W! J- `* X! I1 {+ I

Arbleter

超級狗 发表于 2025-1-8 19:57
沒人想聽副畜長的故事嗎？

- f+ k8 |% Q- s' `) s我的副处长同事？
8 a( @3 G9 M- l$ ]. {" P; V1 ~

超級狗

狂羁青马 发表于 2025-1-8 14:50
9 j$ o) @. U* k' n! Q6 z核心板+外围设备的底板组合硬件架构方式也能遇到这种问题，但我看开发板好像都没什么措施

狗弟舉個案例：

! [7 X* D2 _8 a% F連法克（MTK）處理器常會搭自己的歪壞（WiFi）芯片，為了省電、裝置在進入睡眠（Suspend）模式後，會把歪壞（WiFi）芯片的電關掉。

' H* k3 Q2 n* e( i7 ~" }" {' _但他們出的軟件，經常忘了把重置（Reset）訊號下拉（Pull-Low），高電位就在那邊一直灌。
9 ]4 d" h, s" ?& q
為什麼會提這件事呢？因為......後來我們離職，各自到了其他公司，大家全都遇到了。
0 f) J4 \* e! J: l2 B5 X8 y( v
/ [" r7 ~* u9 _5 |+ ]5 F8 G7 @還好有狗幫互助通報系統！
. j' l+ n4 _& k, i
有遇到的舉手，小弟全部賞銀。

超級狗

狂羁青马 发表于 2025-1-8 14:50
& a3 M* D) i! q5 m; W核心板+外围设备的底板组合硬件架构方式也能遇到这种问题，但我看开发板好像都没什么措施

後上電板子的電源，由先上電的板子控制，才有可能用軟件時序避開。

! o1 a5 o% J( ^: x* Q7 X5 d周邊電源都由你控的就沒問題，你知道什麼時候要給電或斷電，給電前或斷電後、所有的 I/O 都設成輸入（Input）或高阻抗（Hi-Z）就行，當然內部的上拉（Pull-Up）最好也移除。
- e: G* J2 d8 U
總之，你的 I/O 上都不能有電壓就對！


" Q/ ]2 N' D0 }2 \* t

狂羁青马

超級狗 发表于 2025-1-6 13:19

後上電板子的電源，由先上電的板子控制，才有可能用軟件時序避開。

在該板子未供電前，先上電板 ...

% T( {) c3 k  z! w9 K核心板+外围设备的底板组合硬件架构方式也能遇到这种问题，但我看开发板好像都没什么措施

超級狗

! b2 t9 u7 g' C3 \  R! U
吾人雖為邪教教徒，但教的都是正統武學。
# v' r( P; ]% {/ |, x6 U: k4 u
若嫌費事、串個電阻去擋也行。前爛公司的副處長，還沒升上去之前，就用了 1K 電阻解決。
2 [. @0 D2 M& P4 O  p5 o
; Y7 O+ O2 i1 L$ j5 M但在他得意之餘，到了下個計劃就不會動了！
6 o% i1 _: R: Y. m* o5 X7 `! b" w

huo_xing

超級狗 发表于 2025-1-6 13:39
' ^* Z. Q4 _  G5 v, B# G( _9 i這位兄弟應該深受其害過！

這個議題以前提過，你在邏輯閘的規格書中，有看到 I 或 Power Isolation 字 ...

+ d' m  Y* k8 K/ p) Z% l# j设计上应该还是重点关注cpu侧的需求。一般只有特定的几个引脚对上电状态是有要求的，普通IO是无所谓的。
5 N& |, j! ~/ {4 r3 D+ ^1 f" {0 K5 j& v如果把所有io都要考虑，老板该来找你谈心了
( F  a: h1 M% Z0 Q

超級狗

! Z0 E9 n; i4 k/ H3 e

狂羁青马 发表于 2025-1-6 10:54
一般不这样设计吧。一个产品中两块独立的板卡，都有独立的电源系统，板卡只会+5V或+12V供电，级联通信总 ...

, [! l# [1 b9 d. m  x* `

• 後上電板子的電源，由先上電的板子控制，才有可能用軟件時序避開。
• 在該板子未供電前，先上電板子給過去的 I/O 要先保持高阻抗（Hi-Z），或者說先設成輸入（Input） 。
• I/O 漏電（I/O Leakage）問題一定要擋，現在看似正常、不代表以後都會正常。
• 信不信由你們，言盡於此。我懶得再寫去罰站的故事了！
  6 I9 y; j% Y3 e7 X* k+ w. H* S

! L8 k9 e& Y" m/ H. ^0 p
( g! V' U# @" s# P9 F! U

狂羁青马

huo_xing 发表于 2025-1-6 10:54
% j3 `& x( J( j( ^: J没影响可以忽略。cpu上电时序只针对特定引脚，不是所有。
7 @+ c9 c3 N# e不同板卡之间的电源系统压差很正常，要不手册 ...

% W. d9 M9 E4 }  o感谢回复，但你这个回复跟我表达的不是一码事呢