DDR Flash 布线处理

静音 · 发表于 2012-6-4 17:45

EDA365欢迎您登录！

您需要登录才可以下载或查看，没有帐号？注册

x

大家好，请教一下，DDR flash里面的DQS线必须包地处理吗？
空间实在有限，请大家支招。。

xiaoxiaoya · 发表于 2019-4-29 16:21

看看

wwddss_1976 · 发表于 2012-6-5 22:14

静音发表于 2012-6-5 15:39 . r0 X1 Z, U) h4 f5 |3 E: S
DDR FLASH的DQS线要进行阻抗控制？是50ohm吗？6 b: Y/ O3 M4 Y) G' Y* y1 x1 [
另外我的IO，做到间距5mil，有没有问题呢？! X- ^, j+ C& Z% g4 n3 u
谢谢

FLASH好像没有阻抗要求，DDR2是50ohm；间距5mil一般是没有什么问题的，不过铜厚好像只有0.5OZ，咨询你的PCB制作技术人员。

wwddss_1976 · 发表于 2012-6-5 22:11

Flash可以，DDR2最好是用菊花链或是飞线拓扑结构

静音 · 发表于 2012-6-5 15:40

lilinyf 发表于 2012-6-5 09:04 / _, H; U6 ~% W" T, q
应该用到不止一颗，至少两颗吧，然后才有分组的概念。

恩，我走的星性拓扑，打孔，分别连接到了两片Falsh。

静音 · 发表于 2012-6-5 15:39

rx_78gp02a 发表于 2012-6-5 09:52
7 f, t. L3 U7 T! v. h多层板不用包地，双面板因为参考层很远所以使用包地进行阻抗控制

DDR FLASH的DQS线要进行阻抗控制？是50ohm吗？
另外我的IO，做到间距5mil，有没有问题呢？
谢谢

rx_78gp02a · 发表于 2012-6-5 09:52

多层板不用包地，双面板因为参考层很远所以使用包地进行阻抗控制

lilinyf · 发表于 2012-6-5 09:04

应该用到不止一颗，至少两颗吧，然后才有分组的概念。

静音 · 发表于 2012-6-5 09:00

wwddss_1976 发表于 2012-6-4 21:12 ( y7 H- o9 u& O0 Y' G" j" y u _' S
不需要，不知道你用几层板，最好地址和数据分组分层布线，并加大各分组间间距就行,参考

DDR Flash 8位的，只有8根IO，其他就是控制线啊。
我用的是四层板。

eeicciee · 发表于 2012-6-4 22:40

wwddss_1976 发表于 2012-6-4 21:12 : ]9 H7 o3 J3 |3 I! E
不需要，不知道你用几层板，最好地址和数据分组分层布线，并加大各分组间间距就行,参考

好东西呀

wwddss_1976 · 发表于 2012-6-4 21:12

本帖最后由 wwddss_1976 于 2012-6-4 21:22 编辑

不需要，不知道你用几层板，最好地址和数据分组分层布线，并加大各分组间间距就行,参考

DDR2_Layout指导手册.pdf (782.95 KB, 下载次数: 194)

帐号		自动登录	找回密码
密码			注册

DDR Flash 布线处理

EDA365欢迎您登录！

浏览过的版块

推荐内容 /1