找回密码
 注册
关于网站域名变更的通知
查看: 2598|回复: 24
打印 上一主题 下一主题

DDR3问题?

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2012-3-28 08:54 | 只看该作者 回帖奖励 |正序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
各位大侠:请问DDR3可不可以不走等长?台湾有个板子,老板叫我看有没有问题,后来发现没等长,老板就问台湾那边,,他们说DDR3不用走等长,,求解答!!!

该用户从未签到

25#
 楼主| 发表于 2012-8-29 14:41 | 只看该作者
Larry_11844 发表于 2012-8-29 09:40
% I7 {: O- b2 H$ j* t5 sddr3走线采用菊花链拓扑结构,他们说的不用等长,一般指的是第一片ddr和第二片ddr之间不用等长,不是说数据 ...

8 ]5 c9 ~/ |- @谢谢指教

该用户从未签到

24#
发表于 2012-8-29 09:40 | 只看该作者
ddr3走线采用菊花链拓扑结构,他们说的不用等长,一般指的是第一片ddr和第二片ddr之间不用等长,不是说数据地址之间不用等长,一般数据误差+-25mil,地址误差+-50mil,其次要看ddr3的速率是多少,再去控制每一片ddr同组数据或者地址的误差是100mil还是10mil了

该用户从未签到

23#
发表于 2012-8-29 08:54 | 只看该作者
好几组信号线,有一组必须等长
7 N$ h. B( _- J" n) j: v

该用户从未签到

22#
 楼主| 发表于 2012-8-28 19:21 | 只看该作者
raini135792 发表于 2012-8-28 18:19 ' J9 A! G3 W1 _& A6 ]& ~
DDR 控制器。 MCU里面带的DDR控制器啊。这个必须硬件支持才行

5 k8 H& R7 x+ F1 O( ko ,那这个没有,,,,

该用户从未签到

21#
发表于 2012-8-28 18:19 | 只看该作者
yuanzekun168 发表于 2012-8-28 17:35
. s6 a$ t" h2 j7 |' I9 a$ @什么控制器?是软件可以做的吗?

! h/ U+ y& L0 k+ N0 c+ n# gDDR 控制器。 MCU里面带的DDR控制器啊。这个必须硬件支持才行

该用户从未签到

20#
 楼主| 发表于 2012-8-28 17:35 | 只看该作者
raini135792 发表于 2012-8-28 16:25 5 F4 h$ R& w- t9 H8 b6 Z
呵呵 也要看控制器了  如果很强大的控制器可以做到DQ address 等都有delay chain 就可以不用做等长了。因为 ...

) V7 D1 h8 O0 O2 P什么控制器?是软件可以做的吗?

该用户从未签到

19#
发表于 2012-8-28 16:25 | 只看该作者
呵呵 也要看控制器了  如果很强大的控制器可以做到DQ address 等都有delay chain 就可以不用做等长了。因为控制器可以帮你自动做等长。 不过这样的控制器很少。 顶多就是重要信号线有delay chain

该用户从未签到

18#
发表于 2012-8-3 22:59 | 只看该作者
我走DDR ,从来不做等长   不可信

该用户从未签到

17#
 楼主| 发表于 2012-8-2 21:41 | 只看该作者
zhoubo185 发表于 2012-8-2 14:05
8 ]7 F" V( C: q! s' Y4 j+ `我走DDR ,从来不做等长

$ M( Z- h  g! c4 z9 r$ M你做的是什么产品?为什么不等长

该用户从未签到

16#
发表于 2012-8-2 14:05 | 只看该作者
我走DDR ,从来不做等长

该用户从未签到

15#
发表于 2012-8-2 11:11 | 只看该作者
肯定要等长的,
  • TA的每日心情

    2025-11-28 15:08
  • 签到天数: 62 天

    [LV.6]常住居民II

    14#
    发表于 2012-7-27 10:43 | 只看该作者
    yuanzekun168 发表于 2012-3-29 14:37 5 f- t  S% x: d: {
    小弟学习了,谢谢

    # h; X. s1 G7 J4 E- c! d要根据时序余量来定的,不等长的时差小于时序余量,哪不等长也是可以的。

    该用户从未签到

    13#
     楼主| 发表于 2012-3-29 14:37 | 只看该作者
    huangbin1984 发表于 2012-3-29 11:14
      R& L4 o& ~, @# B( f差分对内严格等长8 U3 Y- K8 R( j
    同组DQS和DQ严格等长+ h7 n  w( Z1 a* F* W
    不同组DQ宽松等长
    , B, O9 F% g/ a6 T
    小弟学习了,谢谢

    该用户从未签到

    12#
    发表于 2012-3-29 11:14 | 只看该作者
    差分对内严格等长1 T) y9 r( j2 f9 |) `
    同组DQS和DQ严格等长
    9 s% n- c; N. m- v0 w5 M不同组DQ宽松等长" n% |% M! }! }) {* m! a
    CLK,地址,控制严格等长
    $ W6 B- z" N3 E+ KDQ和CLK不要求等长,但硬件设计者要在DDR控制器内做时序调整。

    点评

    这个讲的很在理  发表于 2012-9-1 10:46
    您需要登录后才可以回帖 登录 | 注册

    本版积分规则

    关闭

    推荐内容上一条 /1 下一条

    EDA365公众号

    关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

    GMT+8, 2025-11-28 19:07 , Processed in 0.171875 second(s), 26 queries , Gzip On.

    深圳市墨知创新科技有限公司

    地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

    快速回复 返回顶部 返回列表