高工画的MID板，上PCB，上PP,等长有几个疑问？

jijisix · 发表于 2011-12-24 13:38

EDA365欢迎您登录！

您需要登录才可以下载或查看，没有帐号？注册

x

本帖最后由 jijisix 于 2011-12-31 00:21 编辑

DATA线：D4比D11长90个MIL，很多资料说误差为10MIL左右；
ADDRESS线：A12的一个支路比A11长250，很多资料说误差为100MIL；
时钟线比地址线A5网络短大概400，很多资料说时钟线最长；
求各位大侠解释下？
另外数据线之间最大相差多少？
地址线之间每个支路最大相差多少？
本人喜欢将所有的数据线网络分一个组；本人喜欢将所有的数据线网络分一个组，这样子分对不，你们怎么分的呀？

lio · 发表于 2011-12-24 20:50

神丹快乐，圣诞大礼

lio · 发表于 2011-12-24 20:51

能转成ASC格式的吗

jijisix · 发表于 2011-12-24 21:13

谢谢，，上ASC,,

jijisix · 发表于 2011-12-24 21:18

自己顶下

lio · 发表于 2011-12-25 12:10

兄弟还是看不到啊
还是9.2格式的PCB啊，能转成低版本的ASC吗？

teltium · 发表于 2011-12-25 17:45

什么资料啊我来看看啊呵呵

jijisix · 发表于 2011-12-25 20:57

哪位前辈回答下咯···

huangyi54321 · 发表于 2011-12-26 00:04

jijisix · 发表于 2011-12-26 00:09

是呀我也纳闷可能关系大不大高工水平很好

ngclj · 发表于 2011-12-26 09:33

等长的长度差不是绝对的，要看你的器件工作在多高的时钟频率下。说的夸张一些，假如你的器件工作频率不怎么高，比如100MHz以下，那就是差个几百mil也不是问题。假如你的器件工作频率高到一定程度，恐怕要比手册推荐的长度差还要严格。

caiyongsheng · 发表于 2011-12-26 09:46

你这是DDR2，速率最高也就800MHz，线长差个200mil根本不会出问题，走线走成直角也没有想象的那么严重，可以说就现在的技术或者仪器根本测不出有什么影响。

jimmy · 发表于 2011-12-26 11:38

另外数据线之间最大相差多少？
看速率而定,DDR2我们做到+/- 25mil

地址线之间每个支路最大相差多少？
看速率而定,DDR2我们做到+/- 100mil

本人喜欢将所有的数据线网络分一个组；本人喜欢将所有的数据线网络分一个组，这样子分对不，你们怎么分的呀？
将低位和高位的网据线进行分开,如d0-d7,DQM0,DQS0_N,DQS0_P,每11根设为一个class

jijisix · 发表于 2011-12-26 13:14

本帖最后由 jijisix 于 2011-12-26 13:18 编辑

谢谢两位前辈，，，

jijisix · 发表于 2011-12-26 13:15

本帖最后由 jijisix 于 2011-12-26 13:18 编辑

jimmy 发表于 2011-12-26 11:38 ) T6 | Q# h+ \2 `; }* S
另外数据线之间最大相差多少？
; a! Z* y' W# X/ |* g看速率而定,DDR2我们做到+/- 25mil

谢谢各位大侠，低位分成一个类，（d0-d7,DQM0,DQS0_N,DQS0_P），总共四个类，1：这样分有什么意义吗，他们有共同的设计规则吗？你是吧这个类（数据，选通，掩模信号）都定义成等长是吧:2：然后地址和时钟一类，定义成等长？3：那为什么不干脆把数据，数据，选通，掩模信号定义成一个类，干嘛还要分高位低位的呀？

帐号		自动登录	找回密码
密码			注册

高工画的MID板，上PCB，上PP,等长有几个疑问？

EDA365欢迎您登录！

推荐内容 /1