找回密码
 注册
关于网站域名变更的通知
查看: 213|回复: 2
打印 上一主题 下一主题

ASR6601:国产M4内核LoRa SoC-ASR6601硬件设计指导

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2022-8-30 16:59 | 只看该作者 回帖奖励 |正序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
   ASR6601 是一款通用的 Sub-GHz 无线通讯 SoC 芯片, 该芯片集成了 Sub-GHz 射频收发器和 32 位的 RISC mcu。Sub-GHz 射频收发器不仅支持 LoRa 调制,还支持 (G)FSK 和 G(MSK) 等调制方式。CPU 为 ARM STAR,工作频率最大支持 48 MHz。此外,该芯片支持 3 x I2C,1 x I2S,4 x UART,1 x LPUART,1 x SWD,3 x SPI,1 x 12-bit SAR ADC 和 1 x 12-bit DAC 等丰富的外设和接口。
  x* ~. T. y7 X4 G3 k/ f6 d; A  ASR6601 的频率覆盖 150 MHz-960 MHz 的连续频段,可以支持世界上主要的 Sub-GHz 的 ISM 频段。芯片中集成的高效 PA 使其最大发射功率达到 +22 dBm,接收电流为 4.6 mA,最大灵敏度达到 -148 dBm。Deep Sleep 模式下的休眠电流低至 1.6 uA,可以大大延长电池寿命。该芯片有 QFN48 和 QFN68 两种封装,两种封装大小分别为 6x6 mm 和 8x8 mm。ASR6601 上述特性使其适合超远距离、超低功耗和高性价比的 LPWAN 应用;' Z# w9 J5 D0 }. a/ b
关于 ASR6601 模组参考设计,注意事项如下:
0 j0 }5 X( d/ b! S5 O7 ]: {5 F1. ASR6601 匹配网络请参考 ASR6601 模组参考设计,其提供了 490 MHz(覆盖 470-510 MHz 频率范围)和 915 MHz(覆盖 864-928 MHz 频率范围)这两组常用的匹配网络;可以咨询我 230M;490;915M
  Q( g$ i2 X3 F/ C1 [: g2. 特别注意 DC-DC 的上拉电感 L7(15 uH)必须用功率电感(2016封装),功率电感的具体要求,可参考本文档 第 3 章物料选型指南。VR_PA 处的电感 L1(56 nH)建议选用 0402 封装,额定电流更大,对提升 TX 的发射功率有帮助。
$ j6 r3 i, U5 I  F3. 在客户进行模组设计时,可以根据实际情况处理参考设计图中的 R1,R2,R3,R4 和 R7。上述参考设计图中加上这部分,只是为了方便测试。
( `. \5 Y$ }8 q" g1 q1 l4. 32M 的晶体电路兼容了 XO 和 TCXO,客户可根据应用实际情况,选择用 XO 电路或者 TCXO 电路,从而可以简化电路。; ~8 B1 J2 T6 P6 H' Q
5. TVS 管 D1 和 D2 建议预留,主要是做 ESD 保护。如应用场景对 ESD 要求比较高,则需要加 D2。D2 对射频性能有影响,请务必选择电容小的 TVS 管。9 P8 N8 p) y: Q. [' ]- K7 N
6. 如果 VDD_IN 用 VREG 供电,TX 的最大发射功率不超过 14 dBm;如果 VDD_IN 用 VDD_RF(3.3V)供电,TX 的最大发射功率可以达到 22 dBm
9 |9 e# h$ q  _' |) a  W; S# E( \ASR6601系列晶体的技术要求:8 ^$ D: l: R+ |9 @' y* w: u* \
  • 32 MHz TCXO/XO for RF:* Z# {; y4 _, n; w% ~/ P
    " Q) V5 z$ S. u! T: i  t5 E3 [$ j
  • a.晶体负载电容10pcs;6 n) V3 [. a1 f- ?# [: Q
  • b,如果带宽低于 62.5 KHz,必须使用 TCXO(有源晶体)。8 k) F3 Z4 F' U
  • c,ASR6601 内部集成负载电容矩阵,该矩阵采用默认参数,一般不建议改动。
    - s; W4 U6 V& ?* m2 a" P
  • 如果频偏偏正,建议适当增加外接负载电容抵消频偏;如果频偏偏负,建议替换不同厂家 32 MHz 的晶振。+ {4 i* A  Z" M1 z6 l$ a) b; u
    # x; c+ z  Z5 _% E
  • 32.768 KHz XO for MCU
    ; P! v( I  @+ g/ i1 H8 y. d1 ^; d/ [
  • a,晶体负载电容6pf;6 G; D% h/ p5 t% G7 y
  • b,ASR参考模组中,32.768K晶体处于负载电容NC;
    ; z' f' t* |. S$ p  u. B8 m) f
  • C,外挂的负载电容根据晶体和PCB板的具体情况而坐相应的调整
    & Y5 r2 S1 Q) f+ d# ]

  • ; x$ `9 W0 O1 S3 u% S' {0 t: [
    / w1 u/ i  S$ r% n3 ]$ C$ S
  • 关于 PCB 中的电源走线,需要注意下列事项:4 ~, f; v7 O# L+ G& Z
    1. 电源最好加 2.2 uF 和 0.1 uF 电容滤波,来滤除低频和高频电源噪声。0 e: Q# h5 Y& S  R/ t
    2. 电源线走线尽可能地宽,不应低于 18 mil,为了减少线间串扰,间距须符合 3W 规则。
    , \- S8 j/ S2 T3 z2 P& O3. 电源线不要跨其他电源线和高频走线,避免对电源造成干扰。/ m2 a! J; z; H
    4. VDD_IN 的最大电流为 120 mA,需要使 VDD_IN 的走线可以承受 300 mA 的电流3 r) z5 e/ k' ^0 F+ t& Y, F

    - G0 @- [0 S0 S- B
0 w4 N, Q+ p% W( c' @

该用户从未签到

2#
发表于 2022-8-30 17:57 | 只看该作者
应尽量避免干扰问题
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-11-22 05:40 , Processed in 0.156250 second(s), 24 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表