ca5_max_power.s测试需要soc有一些特别的硬件电路吗？

abc66

我这里有ARM给的一个关于cortex-a5的测试代码压缩包a5_validation.tar.gz. 我想把其中的ca5_max_power.s在我自己的soc上运行,
$ W, y- A( W% \, E, T5 v- A! |3 W" A
我用的ca5_max_power.s的信息是

5 ~8 Y( i0 K) n; U6 ?5 U( O; Revision : $Revision: 60190 $
7 t: O5 U/ X% f2 T
3 _3 S% v5 H2 F2 {& ?2 [;

; Release Information : CORTEX-A5-MPCore-r0p1-00rel0
) ^& `( D1 k9 K2 u6 p2 X# d1 C# A
+ x+ L6 ~% R0 o8 \& }! g+ z) b我有两个问题想问一下,
4 y' o5 F) `' D7 L0 b
- U2 L2 X" Y4 ?ca5_max_power.s测试需要soc有一些特别的硬件电路吗?在我自己的cortex-a5 soc上可以运行测试吗?
4 ^2 w- d% ?3 Q
6 L4 N1 M( ?: z+ I& X9 w0 ]- Sca5_max_power.s有调用macro: CPU_WFE_TRIGGER_EVENTI, 定义在validation_macros.hs,
" \; x6 P) `/ N/ c- i2 i6 T
9 s0 z, X5 G7 ]  l7 E' F这个macro定义中有用到TBVAL_INTSEL, TBVAL_INTTRIG和TBVAL_INTSCHED, 请问这三个地址是什么,
/ l8 n+ M; X1 i7 o6 \$ K3 K: S" f
( q' Y6 D2 X* [2 B测试代码里定义在0xa2000000的偏移上, 请问如果porting到我自己的soc上,这个基地址应该是什么?

这个macro定义如下:
& A4 U8 k: q; _( Y& }
0 F# T. P/ n+ q& M) O- LLDR r7, =TBVAL_INTSEL

8 L1 c0 ?* X' M" d* EMOV     r0, #0
6 O) n. d5 Y3 o& H# C! ^6 D
2 d/ I* ^  k5 wSTR     r0, [r7]
  Z2 r8 j& o+ `+ ?5 H# Q9 Y( T
  Y' {1 T/ l+ l: LDSB

; Trigger condition: "All CPU's WFE must be set in order to set EVENTI"
! \9 W4 R7 ~- U% g1 p3 F
; NB: depends on the number of CPUs implemented if MP case

* s& r5 B. |  u9 D. z2 g5 {" yLDR     r7, =TBVAL_INTTRIG

, @  S" S2 q& X2 W+ ^" }# x$ M' WLDR     r1, =data_cpunb

LDR     r0, [r1]

3 _" B" m9 b( h1 ?6 Q6 E5 hMOV     r1, #1

& C& I1 F/ X( w3 B4 C$ ELSL     r1, r0

SUB     r0, r1, #1
! A$ F* a" {' F0 e1 v
LSL     r0, #4

STR     r0, [r7]
0 U1 j: W' r6 m9 U: z! T4 v; t9 B( K
DSB
/ J. A9 d& k, X0 r, q
; EVENTI generation enabled (held until programmed trigger condition is true)

6 x( P3 j$ ^+ P) g4 p8 P: C4 W+ cLDR     r7, =TBVAL_INTSEL

MOV     r0, #1<<8

STR     r0, [r7]
$ S: j$ k7 \/ h/ R( {" H
/ |$ W; W- p! c( G  L  aDSB
9 Z4 P, k- d( q( ~5 {/ V; j: c
/ I) x2 q7 L5 T" G1 V% G; Schedule trigger now (delay == 0 cycle)

  J5 G7 y  W# M/ I$ m# @7 bLDR     r7, =TBVAL_INTSCHED
. K2 J4 E: @! @
MOV     r0, #0

3 r8 s% x3 G' M1 G) S  _STR     r0, [r7]

DSB

mqerew

这个问题解决了没有？

MrL1

再看看别人是怎么说的
& e6 s( y' p- G/ ]/ B2 J) J: G

oewqe

这个测试是用来测试CPU的最大功耗的，基本上就是使pipeline全开，包括dual issue, NEON， debug都跑起来。 因为只是个CPU本身的功耗，本来是不需要其他logic来支持的。

如果是Multicore的话， 刚开始的时候 代码控制只有CPU0往下走，其他CPU处于standy 状态(由WFI进入), 为了测 Multi-core全速运行的功耗，必须将其他的core也唤醒，所以问题2里面提到的 TBVAL_INTSEL, TBVAL_INTTRIG和TBVAL_INTSCHED是仿真环境的interrupt激励的触发方式，仿真环境可以通过写这些地址，让其产生一个IRQ/FIQ给其他CPU以唤醒他们。
1 {; N0 ~! d! g0 \) }