|
|
在JTAG debug中debugging tools通过 CoreSight 的register进行设置来trigger 各种控制事件0 j8 G/ W5 ]$ O; O1 L% J) ]! p5 h) @
+ e; X. H: u, d; ^) w3 K具体关于让A7 CPU停下来,进入debug mode, debugging tools 需要设置CoreSight 的 Embedded Cross Trigger (ETC) 相关的register5 U7 o# f/ V7 g' |+ p. \
0 h4 `9 A" {, _# ^8 o$ l0 S) i
可以设置 Debug Status and Control Register中 DBGDSCR.InstrCompl_l 的这个bit 为 1 来让CPU 进入 halt debug mode,; v l7 t7 f4 L# L; i/ D# a$ z
1 D) T( S7 x/ j( ^! p硬件方面 会通过 Cross Trigger Interface 触发DBGTRIGGER 信号,让CPU halt" E3 {5 V& ~& h8 [& o2 s* q
|
|