|
|
EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
在完成MOS管芯片在制作之后，需要给MOS管芯片加上一个外壳，这就是MOS管封装。该封装外壳主要起着支撑、保护和冷却的作用，同时还可为芯片提供电气连接和隔离，从而将MOS管器件与其它元件构成完整的电路。; n) h: Q" h4 L* K% M6 `+ Q2 d. t
h/ y: V( F! H* T3 {0 E而不同的封装、不同的设计，MOS管的规格尺寸、各类电性参数等都会不一样，而它们在电路中所能起到的作用也会不一样；另外，封装还是电路设计中MOS管选择的重要参考。封装的重要性不言而喻，今天我们就来聊聊MOS管封装的那些事。
6 x6 U4 P3 e. q
* v, r& f2 z; c; q0 Z# i7 s4 w& k0 d( H2 F( |" H5 r" S
MOS管封装分类
4 N1 u* E7 w; b
5 |9 i6 a, d, ^5 K按照安装在PCB板上的方式来划分，MOS管封装主要有两大类：插入式(Through Hole)和表面贴装式(SuRFace Mount)。
: ?0 _- ]% @" h6 N& L' m% m! }: k5 G: g) D
插入式就是MOSFET的管脚穿过PCB板的安装孔并焊接在PCB板上。常见的插入式封装有：双列直插式封装（DIP）、晶体管外形封装（TO）、插针网格阵列封装（PGA）三种样式。8 D: U# ^& | Z0 Y' m3 F
1 d' M: B8 G# [; Z
插入式封装$ U/ G# y. \* H) @3 M1 q
3 x; J7 Z. p7 {7 K. o) ]9 U% E% y/ p
表面贴裝则是MOSFET的管脚及散热法兰焊接在PCB板表面的焊盘上。典型表面贴装式封装有：晶体管外形（D-PAK）、小外形晶体管（SOT）、小外形封装（SOP）、方形扁平式封装（QFP）、塑封有引线芯片载体（PLCC）等。
+ u6 Z4 ?) i: i7 _- ]& K0 v4 } I2 c/ ]) \4 d7 F0 O" w
表面贴装式封装4 f& w. W: t$ X
7 |; t6 u# D7 f6 k4 i; S* r随着技术的发展，目前主板、显卡等的PCB板采用直插式封装方式的越来越少，更多地选用了表面贴装式封装方式。
. o6 j- l* z; y9 }$ e+ s1 L+ M* ^* Q9 e0 q+ J5 j
1、双列直插式封装（DIP）
0 ?+ I/ C! Z6 g6 }) e3 _2 f! P7 J
6 r: n* ?/ n' Z4 P* U# Z. YDIP封装有两排引脚，需要插入到具有DIP结构的芯片插座上，其派生方式为SDIP（Shrink DIP），即紧缩双入线封装，较DIP的针脚密度高6倍。
% G0 A0 ]5 [9 Z( ?9 `2 w& c3 ]' v7 ?5 t
z3 U7 F1 ^# ~: q+ U% ?) p) QDIP封装结构形式有：多层陶瓷双列直插式DIP、单层陶瓷双列直插式DIP、引线框架式DIP（含玻璃陶瓷封接式、塑料包封结构式、陶瓷低熔玻璃封装式）等。DIP封装的特点是可以很方便地实现PCB板的穿孔焊接，和主板有很好的兼容性。' _) I; y% E; _7 Y. `
4 ] v# [7 D& U0 ~; q/ @9 ~3 X但由于其封装面积和厚度都比较大，而且引脚在插拔过程中很容易被损坏，可靠性较差；同时由于受工艺的影响，引脚一般都不超过100个，因此在电子产业高度集成化过程中，DIP封装逐渐退出了历史舞台。. t a3 o1 \# |( K. C x- g
& Z% H3 T% h/ S+ p2、晶体管外形封装（TO）
u$ V C. p" A& ?, s, e5 J
; P! c: [- W- Q7 b$ [; T8 g2 O属于早期的封装规格，例如TO-3P、TO-247、TO-92、TO-92L、TO-220、TO-220F、TO-251等都是插入式封装设计。! |; \8 ~0 |$ @) y t* K! d! X
% x: _7 k9 j3 l5 O4 k
TO-3P/247：是中高压、大电流MOS管常用的封装形式，产品具有耐压高、抗击穿能力强等特点。
" r2 b8 F: U- @: j
! K. O1 y$ G6 f I1 |% X9 j8 U, Z6 ]TO-220/220F：TO-220F是全塑封装，装到散热器上时不必加绝缘垫；TO-220带金属片与中间脚相连，装散热器时要加绝缘垫。这两种封装样式的MOS管外观差不多，可以互换使用。$ i; }# j: V% t0 T
! W+ T1 w7 y: V& Y4 B6 y% XTO-251：该封装产品主要是为了降低成本和缩小产品体积，主要应用于中压大电流60A以下、高压7N以下环境中。. x/ Z Z7 o( V0 |0 p
2 w; f8 R+ s) r& LTO-92：该封装只有低压MOS管（电流10A以下、耐压值60V以下）和高压1N60/65在采用，目的是降低成本。
4 @: a# H5 U* n# @% R+ `2 [4 o, {% j6 r2 p/ r+ Z! C6 W! _% g
近年来，由于插入式封装工艺焊接成本高、散热性能也不如贴片式产品，使得表面贴装市场需求量不断增大，也使得TO封装发展到表面贴装式封装。TO-252（又称之为D-PAK）和TO-263（D2PAK）就是表面贴装封装。
0 e4 K9 }1 H$ j/ ]9 I0 t# N* E2 Z5 C. z0 h- Z; J3 a
TO封装产品外观. Y( ], F: Z1 ^* H6 `, Z
6 R6 Q( O" h. BTO252/D-PAK是一种塑封贴片封装，常用于功率晶体管、稳压芯片的封装，是目前主流封装之一。! f: l0 ]4 }2 O7 v
3 }6 |7 Z8 ~! S' i2 C6 U3 C
采用该封装方式的MOSFET有3个电极，栅极（G）、漏极（D）、源极（S）。
% W5 K5 f2 @! i: E, g/ D Z6 q8 @9 O
其中漏极（D）的引脚被剪断不用，而是使用背面的散热板作漏极（D），直接焊接在PCB上，一方面用于输出大电流，一方面通过PCB散热；所以PCB的D-PAK焊盘有三处，漏极（D）焊盘较大。其封装规范如下：
j& |; @6 s: N$ K9 Y( ?0 Y
( P& ?* a- p1 [% e* [ r7 I7 h# O
2 M% j8 }% z" E4 R
TO-252/D-PAK封装尺寸规格) W1 r) n# I7 T/ X
' W2 n, [8 y% r1 a7 Y0 ?% i4 j) K7 ZTO-263是TO-220的一个变种，主要是为了提高生产效率和散热而设计，支持极高的电流和电压，在150A以下、30V以上的中压大电流MOS管中较为多见。
' \5 [% g1 \" `2 s
. H4 k' p' J" m3 D9 N1 B& m除了D2PAK（TO-263AB）之外，还包括TO263-2、TO263-3、TO263-5、TO263-7等样式，与TO-263为从属关系，主要是引出脚数量和距离不同。
9 b o4 G3 o. b; Z0 A2 { B8 S( z' v2 X/ |7 F& X
, B6 N! x8 [' V
% S) G5 u! x0 x+ Z. sTO-263/D2PAK封装尺寸规格7 q1 T1 }: n! ~/ u) S; N
/ j- R$ u$ b9 @4 m# G. x) d7 X
3、插针网格阵列封装（PGA）
4 O& s! `- D$ j5 q R: K1 x% o0 g, q2 l+ S3 Z7 V
PGA（Pin Grid Array Package）芯片内外有多个方阵形的插针，每个方阵形插针沿芯片的四周间隔一定距离排列，根据管脚数目的多少，可以围成2～5圈。安装时，将芯片插入专门的PGA插座即可，具有插拔方便且可靠性高的优势，能适应更高的频率。
. d( [1 A' F/ O7 x, v: c6 l) I0 z& C, F, `# j3 N4 O5 Q
PGA封装样式
& A# s& p* f1 r" \
- s" ^ r. q% q6 p其芯片基板多数为陶瓷材质，也有部分采用特制的塑料树脂来做基板，在工艺上，引脚中心距通常为2.54mm，引脚数从64到447不等。
7 h: P5 `' L7 n! Q9 U% _/ S) h9 D; f/ h
这种封装的特点是，封装面积（体积）越小，能够承受的功耗（性能）就越低，反之则越高。这种封装形式芯片在早期比较多见，且多用于CPU等大功耗产品的封装，如英特尔的80486、Pentium均采用此封装样式；不大为MOS管厂家所采纳。# G: }+ N9 r+ O2 p+ B1 ?4 ]
) b5 `" ]$ G8 ]1 C; `9 r
4、小外形晶体管封装（SOT）0 w9 G& F) R, M- C0 t6 @0 a/ j6 R9 B
5 @% E& L% q( D: j
SOT（Small Out-Line Transistor）是贴片型小功率晶体管封装，主要有SOT23、SOT89、SOT143、SOT25（即SOT23-5）等，又衍生出SOT323、SOT363/SOT26（即SOT23-6）等类型，体积比TO封装小。) p' X7 D" ~* X& g4 P& E6 V1 n
# a0 y0 W4 L/ ^1 L& }
SOT封装类型
4 U- x ?7 j0 R+ Y: x/ Y; K( K( X6 y9 C# d ~
SOT23是常用的三极管封装形式，有3条翼形引脚，分别为集电极、发射极和基极，分别列于元件长边两侧，其中，发射极和基极在同一侧，常见于小功率晶体管、场效应管和带电阻网络的复合晶体管，强度好，但可焊性差，外形如下图(a)所示。
7 ~8 M; E$ F3 H3 f5 t( |+ g9 E9 [
: A) @. @4 H# _9 y+ ]+ xSOT89具有3条短引脚，分布在晶体管的一侧，另外一侧为金属散热片，与基极相连，以增加散热能力，常见于硅功率表面组装晶体管，适用于较高功率的场合，外形如下图(b)所示。; ^ x8 S/ [& y9 z5 v. w7 N7 }0 p
$ p" `8 Y, E% u# A" w
SOT143具有4条翼形短引脚，从两侧引出，引脚中宽度偏大的一端为集电极，这类封装常见于高频晶体管，外形如下图(c)所示。
2 u( c) u: J7 B4 k( O1 [
7 k, H# J4 B) ySOT252属于大功率晶体管，3条引脚从一侧引出，中间一条引脚较短，为集电极，与另一端较大的引脚相连，该引脚为散热作用的铜片，外形如下图(d)所示。
2 Y1 R# I7 r, H& }& F* p8 ~/ g! E$ e. g0 O5 W0 I
常见SOT封装外形比较; J9 ?" N6 Q% U4 r' f+ a4 }7 X
" t# L- S P9 |' f/ K7 j7 ^2 M
主板上常用四端引脚的SOT-89 MOSFET。其规格尺寸如下：) D s/ ]6 A) a, Z, n
& d* V& Q; b: f
7 e+ i( v7 [+ p- Q/ H2 n2 T
1 u0 e' w, T: O1 z1 N# T. R- P
SOT-89 MOSFET尺寸规格（单位：mm）
1 I8 g! U6 B2 K4 u9 J/ ^# g J8 o* h" f
5、小外形封装（SOP）% ?5 O% s" {; ]: U% t
' N/ r' q5 s6 `: M
SOP（Small Out-Line Package）是表面贴装型封装之一，也称之为SOL或DFP，引脚从封装两侧引出呈海鸥翼状(L字形)。材料有塑料和陶瓷两种。$ f9 ^ m) `1 L) n
0 i- p! C% _7 P6 U: ]. ASOP封装标准有SOP-8、SOP-16、SOP-20、SOP-28等，SOP后面的数字表示引脚数。MOSFET的SOP封装多数采用SOP-8规格，业界往往把“P”省略，简写为SO（Small Out-Line）。
0 U3 J+ H- G0 [8 G3 l6 X8 N: E$ k p9 E
SOP-8封装尺寸
; }0 U$ V4 |% b' U
3 P7 v" l. n# v( a4 u; wSO-8为PHILIP公司率先开发，采用塑料封装，没有散热底板，散热不良，一般用于小功率MOSFET。8 f5 O+ V3 L. }- w
2 @( E8 ]3 v$ Y: w p后逐渐派生出TSOP（薄小外形封装）、VSOP（甚小外形封装）、SSOP（缩小型SOP）、TSSOP（薄的缩小型SOP）等标准规格；其中TSOP和TSSOP常用于MOSFET封装。0 U; B6 H! U8 B3 Z
6 O4 M; G/ @; _7 l" [# H2 i8 _. v
5 p4 m! Z; l" |$ V4 h1 j
$ J( K& x# J6 }- r$ I9 X: G
常用于MOS管的SOP派生规格
/ j I# {2 y5 S8 ^3 ~3 @
# i' ^8 [. j" j2 J6、方形扁平式封装（QFP）
, f* X9 C# L1 X5 w' s$ Q9 n, a* P! F, L* o8 h8 r! q9 f$ H' J
QFP（Plastic Quad Flat Package）封装的芯片引脚之间距离很小，管脚很细，一般在大规模或超大型集成电路中采用，其引脚数一般在100个以上。, F: U' H! H1 O+ ?
; ^8 q0 c- O+ }
用这种形式封装的芯片必须采用SMT表面安装技术将芯片与主板焊接起来。该封装方式具有四大特点：" k D0 @+ z& A# t
& ^# b9 F* X9 D4 Q: L: \( ~! Q8 B①适用于SMD表面安装技术在PCB电路板上安装布线；
. c B2 f" r! X) `+ e7 i C; B9 d) ^) C3 A Y
②适合高频使用；$ S2 M1 m+ q+ [
1 A K! T. X, T1 S* h4 K
③操作方便,可靠性高；
6 Z8 ~& y1 r$ ~. L% H4 Z: z5 C1 g, W% z) x+ t/ s8 w
④芯片面积与封装面积之间的比值较小。7 Y4 I: v6 R/ r" ?
3 U5 X- [5 h- r. y; t9 d
与PGA封装方式一样，该封装方式将芯片包裹在塑封体内，无法将芯片工作时产生的热量及时导出，制约了MOSFET性能的提升；而且塑封本身增加了器件尺寸，不符合半导体向轻、薄、短、小方向发展的要求；另外，此类封装方式是基于单颗芯片进行，存在生产效率低、封装成本高的问题。
( i7 M0 P+ {7 b9 N3 |) s) ^; d( o$ M; Y M! ^
因此，QFP更适于微处理器/门陈列等数字逻辑LSI电路采用，也适于VTR信号处理、音响信号处理等模拟LSI电路产品封装。
2 \1 i/ }/ `2 g# i2 X1 B
, T$ ]! G, S3 e; f6 v6 e7、四边无引线扁平封装（QFN）8 ~9 c+ d; ]* g$ @9 l2 ?
7 n0 V ~0 D/ _$ A$ m7 G% ]. sQFN（Quad Flat Non-leaded package）封装四边配置有电极接点，由于无引线，贴装表现出面积比QFP小、高度比QFP低的特点；其中陶瓷QFN也称为LCC（Leadless Chip Carriers），采用玻璃环氧树脂印刷基板基材的低成本塑料QFN则称为塑料LCC、PCLC、P-LCC等。
- G' l4 X4 W+ [9 z" t2 m( @- d J, S. R5 V4 y5 u: J# Y- R
是一种焊盘尺寸小、体积小、以塑料作为密封材料的新兴表面贴装芯片封装技术。
( a4 F+ k- h) c" |- s& q8 r3 j. k7 h, u" u5 _1 E+ U9 S/ e! y, }
QFN主要用于集成电路封装，MOSFET不会采用。不过因Intel提出整合驱动与MOSFET方案，而推出了采用QFN-56封装（“56”指芯片背面有56个连接Pin）的DrMOS。
/ v- E/ n$ h' A. F3 t- w* }3 d0 l4 _( E8 p* Z
需要说明的是，QFN封装与超薄小外形封装(TSSOP)具有相同的外引线配置，而其尺寸却比TSSOP的小62%。根据QFN建模数据，其热性能比TSSOP封装提高了55%，电性能(电感和电容)比TSSOP封装分别提高了60%和30%。最大的缺点则是返修难度高。
4 `2 H! f, I4 \5 W' a. a c2 X; m
采用QFN-56封装的DrMOS
N, k# o( O* o' r% j& R+ K# q6 c. {5 T, E% I8 u7 c
随着技术的革新与进步，把驱动器和MOSFET整合在一起，构建多芯片模块已经成为了现实，这种整合方式同时可以节省相当可观的空间从而提升功耗密度，通过对驱动器和MOS管的优化提高电能效率和优质DC电流，这就是整合驱动IC的DrMOS。( x( t2 U+ t; r4 `8 a+ A/ W9 t$ y
/ {+ _4 i2 d, y6 J- Q8 J瑞萨第2代DrMOS
" a' a# N0 |) m4 @' K. I
/ K7 d. D; p7 J+ f! x: Q经过QFN-56无脚封装，让DrMOS热阻抗很低；借助内部引线键合以及铜夹带设计，可最大程度减少外部PCB布线，从而降低电感和电阻。7 [: b% x& O4 ^8 c$ s( j4 i
( w. ]6 M; v0 c3 g1 o6 y# b) Z另外，采用的深沟道硅(trench silicon)MOSFET工艺，还能显著降低传导、开关和栅极电荷损耗；并能兼容多种控制器，可实现不同的工作模式，支持主动相变换模式APS（Auto Phase Switching）。" R& d0 d) I4 S" ?
& R! I, s# j' `! _. `7 m! w7 H9 t/ D除了QFN封装外，双边扁平无引脚封装（DFN）也是一种新的电子封装工艺，在安森美的各种元器件中得到了广泛采用，与QFN相比，DFN少了两边的引出电极。
# L2 [* Z `& A# V6 N' g2 Y
( x+ M- Y# b I3 H3 y8、塑封有引线芯片载体(PLCC)4 _+ N( O1 ~9 k+ ~
. y' t$ ^% s# p8 WPLCC（Plastic Quad Flat Package）外形呈正方形，尺寸比DIP封装小得多，有32个引脚，四周都有管脚，引脚从封装的四个侧面引出，呈丁字形，是塑料制品。
8 o$ S& R. R6 i8 u* n' ~* r; d. B: m6 _! y- |, s F4 P4 q' m
其引脚中心距1.27mm，引脚数从18到84不等，J形引脚不易变形，比QFP容易操作，但焊接后的外观检查较为困难。PLCC封装适合用SMT表面安装技术在PCB上安装布线，具有外形尺寸小、可靠性高的优点。
" B& C; j2 ~" H6 r4 E+ [
A; I F% k% kPLCC封装是比较常见，用于逻辑LSI、DLD(或程逻辑器件)等电路，主板BIOS常采用的这种封装形式，不过目前在MOS管中较少见。+ E' P7 B9 f, ]
+ |/ e1 g( z, Y& M9 R T# lPLCC封装样式& }9 U g6 B1 D, L" l8 l( \6 s: H, D
* u0 Z1 {! W% Z! n# E
主流企业的封装与改进, s& e3 p h& h+ Y" J
4 v- W/ J4 z1 G7 o由于CPU的低电压、大电流的发展趋势，对MOSFET提出输出电流大，导通电阻低，发热量低散热快，体积小的要求。MOSFET厂商除了改进芯片生产技术和工艺外，也不断改进封装技术，在与标准外形规格兼容的基础上，提出新的封装外形，并为自己研发的新封装注册商标名称。 E9 H$ Q& T4 \, ] W$ u
3 y a7 H' b7 I8 `, \1 K0 r1 K1、瑞萨（RENESAS）WPAK、LFPAK和LFPAK-I封装 Z) e d+ {* @( Y+ |
+ f- J! I8 ^5 _( hWPAK是瑞萨开发的一种高热辐射封装，通过仿D-PAK封装那样把芯片散热板焊接在主板上，通过主板散热，使小形封装的WPAK也可以达到D-PAK的输出电流。WPAK-D2封装了高/低2颗MOSFET，减小布线电感。
. y+ _4 e- W0 q" E" X3 T' O
+ p+ s! S% K& p& g* ~* D0 D) t' s8 Q0 Z1 B3 `, s$ t
! ?/ O0 ?% p0 Z3 u3 e0 G
瑞萨WPAK封装尺寸
' O* q7 D/ P# l s6 M( Z+ y. K# l) O X6 g! j% j+ F
LFPAK和LFPAK-I是瑞萨开发的另外2种与SO-8兼容的小形封装。LFPAK类似D-PAK，但比D-PAK体积小。LFPAK-i是将散热板向上，通过散热片散热。1 P( x% Y: T: l! ]2 E0 M L
9 G6 r7 X, l6 }1 u9 R# ~' C. n7 X
, K' s* Q2 K3 V9 T6 L. v5 S5 w9 m% ?0 Y% r7 G# b
瑞萨LFPAK和LFPAK-I封装
/ x5 c5 ~1 ^4 d+ o9 O
- S: ^# S s" q& ^2、威世（Vishay）Power-PAK和Polar-PAK封装* ?) k* h' b9 ^: A5 \* p
3 E6 v L1 ^, G! O: |0 x
Power-PAK是威世公司注册的MOSFET封装名称。Power-PAK包括有Power-PAK1212-8、Power-PAK SO-8两种规格。8 t8 {: j' E/ x+ @
) Z* y* g- F$ a" Y6 r" ~, q9 N* g2 }9 P" E. y4 Y, g+ Q
+ E. v- y, Y8 E+ a威世Power-PAK1212-8封装& K b# n# b2 c, \! C/ T
( ]1 `0 o3 r0 ?! \$ A7 {
1 w" L1 m/ J R- Q
5 s* f, r1 R. ~/ J威世Power-PAK SO-8封装
7 B! ?/ O$ A3 p$ q& V9 ]2 M4 ~5 B8 {2 R, i
Polar PAK是双面散热的小形封装，也是威世核心封装技术之一。Polar PAK与普通的so-8封装相同，其在封装的上、下两面均设计了散热点，封装内部不易蓄热，能够将工作电流的电流密度提高至SO-8的2倍。目前威世已向意法半导体公司提供Polar PAK技术授权。
* c( y1 a4 z" s; d0 q1 `0 |( H Z9 ~2 [ g: z, H: p4 j
+ g ~$ _6 U- ~7 D; E* G9 y r3 X% Q& m1 s1 p i9 O
威世Polar PAK封装 l$ \* q' t& N% }+ H
T! v( J; Q6 ^; ~" F) A5 d3、安森美（Onsemi）SO-8和WDFN8扁平引脚（Flat Lead）封装
n. E2 M# a3 d, D) [8 u6 P: r$ U1 r& `6 S+ U4 o
安美森半导体开发了2种扁平引脚的MOSFET，其中SO-8兼容的扁平引脚被很多板卡采用。安森美新近推出的NVMx和NVTx功率MOSFET就采用了紧凑型DFN5(SO-8FL)和WDFN8封装，可最大限度地降低导通损耗，另外还具有低QG和电容，可将驱动器损耗降到最低的特性。
2 R$ Z! v! X/ {5 a5 Q |5 h
3 ^3 [$ Q0 ?( v. R3 i+ S2 ^4 y7 D: s5 O# D5 x5 Z" B+ d9 k5 p
, m8 ^6 f! j8 F6 d$ w9 k4 x6 m安森美SO-8扁平引脚封装
9 ?/ O, n- w/ @8 B! P. [" v7 | Q1 c5 e" G( \) Q
+ O! X8 B8 i( o/ R: \. H, Z
+ z- p) C) `' b6 E9 y安森美WDFN8封装! i @7 ?3 P8 G1 o
( q( N D: _( l& O4、恩智浦（NXP）LFPAK和QLPAK封装
7 u2 E% K, i9 N/ K s& Y4 z1 \& n. ^9 B# D
恩智浦（原Philps）对SO-8封装技术改进为LFPAK和QLPAK。其中LFPAK被认为是世界上高度可靠的功率SO-8封装；而QLPAK具有体积小、散热效率更高的特点，与普通SO-8相比，QLPAK占用PCB板的面积为6*5mm，同时热阻为1.5k/W。
& A4 G8 P {' }7 Z2 M
4 P9 \7 N3 S' B {2 ~恩智浦LFPAK封装
( b3 o. n) h5 @# t
- d1 O. k" ~* j" S, W' w恩智浦QLPAK封装
9 N# y# |- `$ Z( s# Z+ b5 r
9 I& D' Z; p. A) P- d6 b8 N5、意法（ST）半导体PowerSO-8封装
" Z k: K3 Q4 d6 a( f* y+ k( O6 v# h
意法半导体功率MOSFET芯片封装技术有SO-8、PowerSO-8、PowerFLAT、DirectFET、PolarPAK等，其中PowerSO-8正是SO-8的改进版，此外还有PowerSO-10、PowerSO-20、TO-220FP、H2PAK-2等封装。( t3 g! w; Q/ M, Q. O: ]5 E6 A
7 w* E# y( S2 ^9 k2 `意法半导体Power SO-8封装
3 n( B7 ^& Z/ I' W: m; w/ [ ]0 a
6、飞兆（Fairchild）半导体Power 56封装( w. M, ~% e8 ]& h' y. J# S- x" v: v
9 y; A* i( c: ?! ]# `: _1 t
Power 56是Farichild的专用称呼，正式名称为DFN 5×6。其封装面积跟常用的TSOP-8不相上下，而薄型封装又节约元件净空高度，底部Thermal-Pad设计降低了热阻，因此很多功率器件厂商都部署了DFN 5×6。4 w4 P: A5 C! G3 a3 u0 E6 C
5 |) |8 k0 m& u( R, x2 J. Q- s
Fairchild Power 56封装
: @0 G3 m! m0 c6 W8 ]9 B5 W. r
0 n$ D7 |; R0 e. O( s: v$ n j K+ S7、国际整流器（IR）Direct FET封装3 t/ Z9 r' \ j
3 i$ `! c3 e' e/ |1 L0 K. LDirect FET能在SO-8或更小占位面积上，提供高效的上部散热，适用于计算机、笔记本电脑、电信和消费电子设备的AC-DC及DC-DC功率转换应用。与标准塑料分立封装相比，DirectFET的金属罐构造具有双面散热功能，因而可有效将高频DC-DC降压式转换器的电流处理能力增加一倍。
0 z4 {8 W& E, h* b
" ], W. a3 h1 w5 c% e WDirect FET封装属于反装型，漏极（D）的散热板朝上，并覆盖金属外壳，通过金属外壳散热。Direct FET封装极大地改善了散热，并且占用空间更小，散热良好。6 G. k) R6 I7 N1 y' S; w" o6 P$ D7 W
4 s0 D( h5 Z0 @2 x( a+ x' D/ t7 e9 G
国际整流器Direct FET封装
- u) r( V/ [0 @
- Y- `, r7 }% n( M+ q& K4 W0 C! m3 L3 u" u
" j/ T; D2 y0 Y2 X5 z
IR Direct FET封装系列部分产品规格
& ], O/ o8 f5 [) {& U5 o) g6 R8 Q) o6 H& L
>>>>1 z+ m7 D7 P5 w. Z8 }
" F& `) d& E( ]. T$ S" m: ~1 b
内部封装改进方向
& b3 z7 h5 f/ N8 [& E# P9 g6 Q- b: Y4 {. A
除了外部封装，基于电子制造对MOS管的需求的变化，内部封装技术也在不断得到改进，这主要从三个方面进行：改进封装内部的互连技术、增加漏极散热板、改变散热的热传导方向。
! t) @* x% R0 R" w- o9 _+ w& N3 J" k+ T1 i" m& t8 e9 ~
1、封装内部的互连技术
; ]7 k( z h2 u' w/ a( t
+ |; m. K0 @( k( |+ m* `TO、D-PAK、SOT、SOP等采用焊线式的内部互连封装技术，当CPU或GPU供电发展到低电压、大电流时代，焊线式的SO-8封装就受到了封装电阻、封装电感、PN结到PCB和外壳热阻等因素的限制。 i% L% i& F) e! A" p. x8 J
4 z( C! r+ p4 t9 E* a8 z
SO-8内部封装结构
- }) G; F( h5 ?+ O2 ^! @' f5 f% h/ Z7 ]3 \0 S" D3 g. I6 v/ B
这四种限制对其电学和热学性能有着极大的影响。随着电流密度的提高，MOSFET厂商在采用SO-8尺寸规格时，同步对焊线互连形式进行了改进，用金属带、或金属夹板代替焊线，以降低封装电阻、电感和热阻。
V3 c0 D6 r) R' E/ B$ H: h/ W, i7 u( ~$ R
标准型SO-8与无导线SO-8封装对比
. y z' h$ k5 [$ m9 u5 g2 Q0 W! B) U% i0 }! M' d
国际整流器（IR）的改进技术称之为Copper Strap；威世（Vishay）称之为Power Connect技术；飞兆半导体则叫做Wireless Package。新技术采用铜带取代焊线后，热阻降低了10-20%，源极至封装的电阻降低了61%。- ~1 _7 K- a( a* V. t4 T
6 ^- S' ^* H6 x/ R国际整流器的Copper Strap技术+ S( [9 K, m9 b$ L" i1 N9 Q
, ~( Z! F1 H& c, C4 e2 L( u, L
威世的Power Connect技术
) u/ a+ p: W! W( `% m1 W4 T- `# }3 R4 R" O' H" `2 t
飞兆半导体的Wirless Package技术
U) N, O) n& K" v) l% n" |1 O# A
2 e1 y8 |' @) U$ d2、增加漏极散热板3 }8 E7 f$ @% V1 z
. a1 ]" y' q; V/ F标准的SO-8封装采用塑料将芯片包围，低热阻的热传导通路只是芯片到PCB的引脚。而底部紧贴PCB的塑料外壳是热的不良导体，故而影响了漏极的散热。7 N& q+ P7 [( B6 B9 h8 P7 [' F
5 B8 n6 U( c6 O# h$ u- j/ {0 z技术改进就是要除去引线框下方的塑封化合物，方法是让引线框金属结构直接或加一层金属板与PCB接触，并焊接到PCB焊盘上，这样就提供了更多的散热接触面积，把热量从芯片上带走；同时也可以制成更薄的器件。& m+ G% n' Q+ d* `; X
: z x0 g4 `3 K/ t! R9 V& [威世Power-PAK技术
3 W6 N: I! n+ v" @; Q7 F) }, m, L4 P# O6 l
威世的Power-PAK、法意半导体的Power SO-8、安美森半导体的SO-8 Flat Lead、瑞萨的WPAK/LFPAK、飞兆半导体的Power 56和Bottomless Package都采用了此散热技术。
. I( X* ]3 `- G- H
8 M8 @$ `/ F3 b- F+ K; E$ z; `0 N3、改变散热的热传导方向 l# ]0 y1 x% ?% J1 _$ D
! W P5 s5 Q: |Power-PAK的封装虽然显著减小了芯片到PCB的热阻，但当电流需求继续增大时，PCB同时会出现热饱和现象。所以散热技术的进一步改进就是改变散热方向，让芯片的热量传导到散热器而不是PCB。
! I. Y9 P* x8 ?: K3 M8 k( E/ q5 v5 b0 g6 s6 i" ^1 c
瑞萨LFPAK-i封装9 n) T7 S' i+ s8 e, ?
/ F5 q* e6 A8 j; M5 `
瑞萨的LFPAK-I封装、国际整流器的Direct FET封装均是这种散热技术的典型代表。1 F8 Y7 b( A) P7 v# J4 ^5 I1 v
2 \# w. G) U- ~0 U: _# f9 I, o" u9 c$ Z
>>>>0 ~; d, e# Q/ I
& ^ q! z" l( h, q& Q, F总结1 J8 S+ [& x" Q: W3 t( r
' U0 }: k: p o6 M. t4 a未来，随着电子制造业继续朝着超薄、小型化、低电压、大电流方向的发展，MOS管的外形及内部封装结构也会随之改变，以更好适应制造业的发展需求。另外，为降低电子制造商的选用门槛，MOS管向模块化、系统级封装方向发展的趋势也将越来越明显，产品将从性能、成本等多维度协调发展。6 v3 W# r) R6 X; S( e: G
1 z( m7 j3 P3 z e% j
而封装作为MOS管选型的重要参考因素之一，不同的电子产品有不同的电性要求，不同的安装环境也需要匹配的尺寸规格来满足。实际选用中，应在大原则下，根据实际需求情况来做抉择。9 ?" l6 ] N7 @
4 T6 o7 ~$ u/ ^" Y- j* o# F+ S- a. T
有些电子系统受制于PCB的尺寸和内部的高度，如通信系统的模块电源由于高度的限制通常采用DFN5*6、DFN3*3的封装；在有些ACDC的电源中，使用超薄设计或由于外壳的限制，适于装配TO220封装的功率MOS管，此时引脚可直接插到根部，而不适于使用TO247封装的产品；也有些超薄设计需要将器件管脚折弯平放，这会加大MOS管选用的复杂度。
, m. b; |) o6 Z- o/ v) W |
|
/1 
发表于 2021-11-10 12:24
收藏
淘帖
支持！
反对！
楼主