前几天看了一个ddr的pcb布线，感觉很不规范，不过居然是厂家推荐的

matice · 发表于 2008-6-4 10:22

EDA365欢迎您登录！

您需要登录才可以下载或查看，没有帐号？注册

x

1 没有匹配
2 没有严格差分
3 没有严格等长，没有蛇形线。
4 菊花链拓扑

还是处理器的厂家给的参考布线，大家讨论一下，这也行吗？

xiaoxiaoya · 发表于 2019-4-29 15:24

看看

Happysheep224 · 发表于 2011-8-18 14:45

唔。。。学习了。那么什么样的速度需要做到很规范的布线呢？

dzwinner · 发表于 2011-8-17 15:59

你们都想多了，楼主所说的应该就是传说中的DEMO板吧？里面的设计的确是够用就好的，所以很多数据线不等长，特别是地址线拓扑结构都不统一，我们在设计的时候最好不要照搬。特别是那种使用条件比较严格的产品，比如车载，军用设备，仪器等等。

terryadsl · 发表于 2011-8-17 14:16

唔。。。其实我觉得画板也是如此。。。。要知道原理后形成自己的规范才是最重要的！！！！！虽然我还在不断的接收原理当中！！！

xiang · 发表于 2011-8-17 09:56

我现在也做这样的案子，各种芯片的要求不一样吧

xiang · 发表于 2011-8-17 09:56

我现在也做这样的案子，各种芯片的要求不一样吧

VooV · 发表于 2009-8-21 23:28

1 没有匹配' _. e$ j" `/ {0 z+ |
2 没有严格差分% N* I0 P0 V3 n- y/ o
3 没有严格等长，没有蛇形线。7 u4 Y5 j- C+ m( U6 f7 p3 O9 _, Y3 v
4 菊花链拓扑
2 Y% R/ M/ S# W9 e0 _/ M; I$ B' B0 J8 _# d3 I `
还是处理器的厂家给的参考布线，大家讨论一下，这也行吗？9 U U" }9 N6 H& z% t6 I; X
matice 发表于 2008-6-4 10:22

1. ddr有on die termination，如果芯片可以容忍阻抗不匹配造成的反射，没必要在板上做匹配
2.松耦合没问题
3.完全没必要等长
4.完全可以用

cindy0924 · 发表于 2009-8-11 13:47

进来学习的，呵呵

shuiyu123 · 发表于 2009-8-6 10:16

5# cmos
说的在理也！！！！！

mig29h · 发表于 2009-4-10 13:13

要不楼主可以看看freescale提供的资料

duanjian205 · 发表于 2009-3-4 15:37

21# routon

作了阻抗匹配成本就上去了，请问如果只用等长线，而不考虑阻抗匹配，对120MHz的DDR会有多大的影响？

duanjian205 · 发表于 2009-3-4 15:36

作了阻抗匹配成本就上去了，请问如果只用等长线，而不考虑阻抗匹配，对120MHz的DDR会有多大的影响？

mxic · 发表于 2009-2-25 11:46

规范不是一成不变的，技术的更新规范也会随之更新

routon · 发表于 2009-2-24 10:16

成本和等长有什么关系？为了省几个匹配电阻的钱？也可用等长把匹配电阻做掉，但不意味着不做等长阿。 R6 e0 F" [" a* j. K# D3 c! c
cmos 发表于 2008-6-13 10:28

做了阻抗控制，PCB制板成本就上去了。

帐号		自动登录	找回密码
密码			注册

前几天看了一个ddr的pcb布线，感觉很不规范，不过居然是厂家推荐的

EDA365欢迎您登录！

浏览过的版块

推荐内容 /1