新书《基于SiP技术的微系统》介绍及技术答疑帖！

li_suny

, Q; ^9 @' F- L4 h8 B! t% ]$ ]) i) k' x9 M
近期，我出版了一本新书《基于SiP技术的微系统》。
. W! }6 q3 c. S4 o发这个帖子的目的是为了宣传一下这本书，另外，也通过这个机会和对SiP与先进封装技术感兴趣的工程师进行技术交流。

这本书共分为三大部分：概念和技术，设计和仿真，项目和案例，共30章内容。
( X9 k5 `. y; Y: i  Z
5 L$ j% F' `/ w0 I6 ?第一部分针对SiP及先进封装技术的发展，以及作者多年经验积累和深入思考，提出了功能密度定律、Si3P和4D集成等原创概念，介绍了SiP和先进封装的最新技术，包含5章内容。
第二部分依据最新EDA软件平台，阐述了SiP及HDAP的设计仿真验证方法，涵盖了Wire Bonding、Cavity、Chip Stack、2.5D TSV、3D TSV、RDL、Fan-In、Fan-Out、Flip Chip、分立式埋置、平面埋置、RF、Rigid-Flex、4D SiP设计，多版图项目及多人协同设计等热点技术，以及SiP和HDAP的各种仿真，电气验证和物理验证，包含16章内容。
第三部分介绍了不同类型SiP实际项目案例的设计仿真和实现方法，包含9章内容。
% _: {& {- h( {, W) B& k0 W" ]本书通过原创概念、热点技术、实际案例的结合，讲述了SiP从构思到实现的整个流程，并使读者从中获益。
本书适合SiP用户、先进封装用户，PCB高级用户，对SiP和先进封装感兴趣的设计者和课题领导者，以及寻求系统小型化、低功耗、高性能、高可靠的科技工作者。

0 E: r: I. V$ F5 n" o新书详细介绍文章

; c9 e! R# e0 ~5 x

+ ?6 K" S7 N. l( S+ `& X无论是对本书中的内容，还是对SiP和先进封装设计过程中有疑问，都可以跟帖提问，我也会尽可能及时给予回复！


& C+ A1 j+ A' `

li_suny

wenspig 发表于 2021-7-28 10:00
6 @) q" p/ u, N3 `" N你好 这本书使用的设计软件是metor还是cadence？

% D  w3 ]; C' F0 F1 ^0 \! a1 `第一部分概念和技术，第三部分项目和案例均和软件无关；第二部分设计和仿真，用的是Mentor，现在称为Siemens EDA。
& Z1 f, W0 A# t6 e4 p% K5 P5 o. W

li_suny

ytmgadw 发表于 2021-7-7 21:49
0 v, C8 m7 t" w书看了，非常不错

# u" o6 I) w- d$ M谢谢评价！

wenspig

你好 这本书使用的设计软件是metor还是cadence？

ytmgadw

书看了，非常不错

li_suny

APP_338522 发表于 2021-7-2 14:22
李总应该把书上的例子放上来让大家练习

谢谢建议，我找一个合适的例子！

APP_338522

李总应该把书上的例子放上来让大家练习

li_suny

《基于SiP技术的微系统》目 录  

4 p3 z6 y% H: J* c第1部分　概念和技术
第1章 从摩尔定律到功能密度定律 3
1．1 摩尔定律 3
' D9 w, r3 P* Y* t+ R1．2 摩尔定律面临的两个问题 4
1．2．1 微观尺度的缩小 4
1 s1 r  Y. @+ U5 b& s: o1．2．2 宏观资源的消耗 6
1．3 功能密度定律 10
1．3．1 功能密度定律的描述 10
' D. L* J% j! y4 @1．3．2 电子系统6级分类法 11
8 k9 ?% o! \8 i1．3．3 摩尔定律和功能密度定律的比较 13
6 D7 ~2 C( w, m# z3 ~) N- U9 U1．3．4 功能密度定律的应用 14
1．3．5 功能密度定律的扩展 17
1．4 广义功能密度定律 17
$ g  K4 T/ H& c4 \0 `1 `1．4．1 系统空间定义 18
( X) m$ y* K$ S) H4 J1．4．2 地球空间和人类宇宙空间 18
* v% U0 w+ B, r$ \$ j; K1．4．3 广义功能密度定律 20
& ?% v0 d$ k! N# @: d& E+ Z第2章 从SiP到Si3P 21
2．1 概念深入：从SiP到Si3P 21
2．2 Si3P之integration 23
! B3 H8 p2 s% V) v/ e0 j2．2．1 IC层面集成 23
2．2．2 PCB层面集成 26
3 {0 l* u5 D0 A. u; @8 _" c2．2．3 封装层面集成 28
" y& o9 u2 r% ^; O4 `' o0 }2．2．4 集成（Integration）小结 30
" ^# d( E& V& t# h2 V2．3 Si3P之interconnection 31
% w6 t! D6 U4 @8 x8 K$ a$ u8 E2．3．1 电磁互联 31
. [( W$ a8 J9 f, p( M! x2．3．2 热互联 36
2．3．3 力互联 37
2．3．4 互联（interconnection）小结 39
* M( j" q6 f1 Y7 Q2．4 Si3P之intelligence 39
5 i1 l/ [6 D3 n2 P! \- q, P2．4．1 系统功能定义 40
2．4．2 产品应用场景 41
2．4．3 测试和调试 41
2．4．4 软件和算法 42
+ h5 J! V$ q5 c5 f2．4．5 智能（intelligence）小结 44
5 {6 p( r2 q, ?. }- h& p2．5 Si3P总结 44
2．5．1 历史回顾 44
0 N; i: r. `* s& T5 N# x( h2．5．2 联想比喻 45
' s% w8 U1 `: d& n2．5．3 前景预测 46
第3章 SiP技术与微系统 47
3．1 SiP技术 47
  Y) N7 S2 }* S* j2 q9 b2 w3．1．1 SiP技术的定义 47
8 u5 D+ [3 m! H* a3．1．2 SiP及其相关技术 48
. \2 {  g* d# F, q- q% f) D: `3．1．3 SiP还是SOP 50
3．1．4 SiP技术的应用领域 51
: ^. ^+ i/ |/ X2 t2 x# K3．1．5 SiP工艺和材料的选择 55
3．2 微系统 57
, Z) u$ |6 @: ?  H3．2．1 自然系统和人造系统 57
3．2．2 系统的定义和特征 58
3．2．3 微系统的新定义 59
第4章 从2D到4D集成技术 61
4．1 集成技术的发展 61
4．1．1 集成的尺度 61
8 v0 b, h3 f3 v- f4．1．2 一步集成和两步集成 62
/ t  x9 N* ?- z; p0 M  A4．1．3 封装内集成的分类命名 63
4．2 2D集成技术 64
8 j. m! j5 U# ]9 o6 s$ ]9 i4．2．1 2D集成的定义 64
: S8 u' a* f; M- r1 }6 D4．2．2 2D集成的应用 64
) d8 n" S$ [) p1 J- F$ }. l7 g) w4．3 2D+集成技术 65
& u# `" F/ R/ M+ U3 u4．3．1 2D+集成的定义 65
; m# t& k: w# H% p: l/ s* X4．3．2 2D+集成的应用 66
4．4 2．5D集成技术 67
4．4．1 2．5D集成的定义 67
9 Q% Y; C4 D' U& b4．4．2 2．5D集成的应用 67
- F" c+ D" m4 j3 w- L4．5 3D集成技术 68
4．5．1 3D集成的定义 68
, D. \5 `& l- @7 K% b0 J! T% }4．5．2 3D集成的应用 69
5 R( t8 |4 V  d: A4．6 4D集成技术 70
4．6．1 4D集成的定义 70
$ N& U1 x6 ?2 x8 N( s4．6．2 4D集成的应用 71
# L, s) X. f: r: C, H4 p% o  r/ {4．6．3 4D集成的意义 73
2 e' l$ t" j8 D4．7 腔体集成技术 73
7 ?9 k5 t1 f) @1 h4 B4．7．1 腔体集成的定义 73
+ o+ d: j. J1 w! E+ R4．7．2 腔体集成的应用 74
4．8 平面集成技术 76
* z7 r: ?, Q1 c; n4．8．1 平面集成技术的定义 76
4．8．2 平面集成技术的应用 76
4．9 集成技术总结 78
' w* u) a5 M8 i; O7 i) Y% r+ i第5章 SiP与先进封装技术 80
5．1 SiP基板与封装 80
5．1．1 有机基板 80
5．1．2 陶瓷基板 82
: R; H; c. E+ M' x, s5．1．3 硅基板 85
$ Y. z, f/ E) R/ ^5．2 与先进封装相关的技术 85
9 Q9 ]& V" N7 p+ n/ F+ }4 ?5．2．1 TSV技术 86
0 ^7 [) A0 _0 \: i5．2．2 RDL技术 87
5．2．3 IPD技术 88
5．2．4 Chiplet技术 89
5．3 先进封装技术 92
5．3．1 基于XY平面延伸的先进封装技术 93
5．3．2 基于Z轴延伸的先进封装技术 96
/ w0 B* ^, s+ z9 F# ]( X. T( B5．3．3 先进封装技术总结 103
$ s1 b5 d  w. P. ?5．3．4 先进封装的四要素：RDL、TSV、Bump和Wafer 104
5．4 先进封装的特点和SiP设计需求 105
5．4．1 先进封装的特点 105
5．4．2 先进封装与SiP的关系 106
5．4．3 先进封装和SiP设计需求 107
- {% n: [' }! q) l/ K第1部分参考资料及说明 108

- c$ O7 ]& D7 z" u; r3 W第2部分 设计和仿真
: }+ {8 _& r; I& j第6章 SiP设计仿真验证平台 111
" F+ T" T; Z: a! m+ c# m- y* ^% P6．1 SiP设计技术的发展 111
6．2 SiP设计的两套流程 112
6．3 通用SiP设计流程 112
6．3．1 原理图设计输入 112
+ Z  V% }! D1 f* ?: Z0 C6．3．2 多版图协同设计 112
2 V' @& i- a9 c7 W) q0 ~6．3．3 SiP版图设计9大功能 113
+ o' C) M- S0 `  c  j/ B3 l6．4 基于先进封装HDAP的SiP设计流程 118
6．4．1 设计整合及网络优化工具XSI 119
% i/ L1 A8 B4 G( S  d3 b6．4．2 先进封装版图设计工具XPD 120
' y! I6 |4 C3 q1 |# `3 Z# B% M6．5 设计师如何选择设计流程 121
6．6 SiP仿真验证流程 122
6．6．1 电磁仿真 122
6．6．2 热学仿真 124
, H# q& p& S& x+ h! I, ?1 E( _6．6．3 力学仿真 125
6．6．4 设计验证 125
4 H1 w* d! t7 k4 w# S6．7 SiP设计仿真验证平台的先进性 127
第7章 中心库的建立和管理 129
8 J" d$ h  {2 ]# c( p+ a& |  g" E7．1 中心库的结构 129
( Z. R/ ~1 f. [7．2 Dashboard介绍 130
7．3 原理图符号（Symbol）库的建立 131
7．4 版图单元（Cell）库的建立 136
0 ~1 q' ]* h4 ~2 u! W8 C! g) ^4 w7．4．1 裸芯片Cell库的建立 136
9 Y( ]# j8 a, e7．4．2 SiP封装Cell库的建立 141
/ C4 T0 R* L$ w+ M7．5 Part库的建立和应用 145
7．5．1 映射Part库 145
7．5．2 通过Part创建Cell库 147
7．6 中心库的维护和管理 148
* R2 p9 a8 r0 V7．6．1 中心库常用设置项 149
) u2 Y) r2 f" {& S7．6．2 中心库数据导入导出 149
第8章 SiP原理图设计输入 152
8．1 网表输入 152
; a7 K/ G% _: H  F* G, N$ w. `( X8．2 原理图设计输入 154
8．2．1 原理图工具介绍 154
; o% \& T9 M! W+ e& }8．2．2 创建原理图项目 162
8．2．3 原理图基本操作 163
3 h- e$ k  T6 t" u! n: ]3 e) ]0 s8．2．4 原理图设计检查 167
8．2．5 设计打包Package 169
) |$ _& M4 e' j7 r8．2．6 输出元器件列表Partlist 172
8．2．7 原理图中文菜单和中文输入 173
8．3 基于DataBook的原理图输入 175
8．3．1 DataBook介绍 175
8．3．2 DataBook使用方法 176
. k6 a- g( j( H7 ?% f8．3．3 元器件属性的校验和更新 178
4 k3 M9 {% X" P$ \* r. B8．4 文件输入/输出 179
8．4．1 通用输入/输出 179
; V. \3 K0 D* `( V& i1 m; g8．4．2 输出到仿真工具 181
5 c4 Q0 q: L3 R! r: o- A. K. t3 ~第9章 版图的创建与设置 183
9．1 创建版图模板 183
- R  R+ [$ Y. T8 s, h5 o* A0 u9．1．1 版图模板定义 183
9．1．2 创建SiP版图模板 184
* j4 |2 L. q. j9．2 创建版图项目 194
9．2．1 创建新的SiP项目 194
# s0 e$ N+ c8 n5 w1 y$ B+ [! P5 F9．2．2 进入版图设计环境 195
9．3 版图相关设置与操作 196
) l# V4 q& B6 {2 u9．3．1 版图License控制介绍 196
9．3．2 鼠标操作方法 197
9．3．3 四种常用操作模式 199
. M) o2 ]7 e& R5 p$ g0 `& X9．3．4 显示控制（Display Control） 202
4 g' L/ H* B/ h" p  e+ D" X9．3．5 编辑控制（Editor Control） 207
9．3．6 智能光标提示 213
9．4 版图布局 213
- L. g8 O9 f$ b' J, C+ V9 C9．4．1 元器件布局 213
9．4．2 查看原理图 217
9．5 封装引脚定义优化 218
6 C3 d& v) H; G- I' H5 j9．6 版图中文输入 218
: K( B% I$ F" c1 P( E$ R  g第10章 约束规则管理 221
10．1 约束管理器（Constraint Manager） 221
0 o: l4 \9 \7 I$ {+ E0 A- f% v10．2 方案（Scheme） 222
10．2．1 创建方案 223
10．2．2 在版图设计中应用Scheme 223
* N" j5 n" \, K6 Y) q0 m! }10．3 网络类规则（Net Class） 224
# |% m/ R( a+ o: ]1 ~3 t' d( D2 r10．3．1 创建网络类并指定网络到网络类 224
10．3．2 定义网络类规则 225
10．4 间距规则（Clearance） 226
, c' b/ `' g' U7 J10．4．1 间距规则的创建与设置 226
& v* a* t! T  K3 i# F10．4．2 通用间距规则 227
, Y' ^$ x2 P* a! o8 P  R6 g! r10．4．3 网络类到网络类间距规则 228
10．5 约束类（Constraint Class） 229
10．5．1 新建约束类并指定网络到约束类 229
2 @) v% W6 U# X7 _. @10．5．2 电气约束分类 230
4 G( [, e  U8 W10．5．3 编辑约束组 231
10．6 Constraint Manager和版图数据交互 232
- _' ]/ i: Y! H  C$ o) g; c10．6．1 更新版图数据 232
10．6．2 与版图数据交互 233
10．7 规则设置实例 233
* B1 h, L0 R) |2 W) Y4 H+ |* @10．7．1 等长约束设置 233
10．7．2 差分约束设置 236
10．7．3 Z轴间距设置 237
第11章 Wire Bonding设计详解 239
+ x3 l. l: ~! b* v# H1 B4 d11．1 Wire Bonding概述 239
2 x/ Q; W( {6 f, w; l11．2 Bond Wire 模型 240
# r7 D1 L& m0 S$ I11．2．1 Bond Wire模型定义 241
6 h  N: M/ {- k* [/ P5 {7 L1 w) u1 W11．2．2 Bond Wire模型参数 245
& \0 a, R4 N- W11．3 Wire Bonding工具栏及其应用 246
6 c- K8 q1 A, T" ?- q, g6 b11．3．1 手动添加Bond Wire 246
11．3．2 移动、推挤及旋转Bond Finger 247
6 c4 h: B* y& G1 I9 l11．3．3 自动生成Bond Wire 248
8 B1 H+ m( f/ L) H* Z11．3．4 通过导引线添加Bond Wire 249
11．3．5 添加Power Ring 251
11．4 Bond Wire规则设置 252
11．4．1 针对Component的设置 253
11．4．2 针对Die Pin的设置 256
, t4 J# v: t+ x8 k11．4．3 在Die Pin和Bond Finger之间添加多根Bond Wire 258
11．4．4 从单个Die Pin扇出多根Bond Wire到多个Bond Finger 258
11．4．5 多个Die Pin同时键合到一个Bond Finger上 259
5 S; N8 c! |4 B6 a2 `, P11．4．6 Die to Die Bonding 259
11．5 Wire Model Editor和Wire Instance Editor 261
第12章 腔体、芯片堆叠及TSV设计 265
12．1 腔体设计 265
12．1．1 腔体的定义 265
6 A/ Z( ?: X) c12．1．2 腔体的创建 267
12．1．3 将芯片放置到腔体中 269
0 n) M, b+ ~$ ~12．1．4 在腔体中键合 270
12．1．5 通过腔体将分立式元器件埋入基板 271
12．1．6 在Die Cell中添加腔体实现元器件埋入 273
12．2 芯片堆叠设计 275
12．2．1 芯片堆叠的概念 275
0 B- x+ s3 s) A- A! s- n( I12．2．2 芯片堆叠的创建 276
8 f: ]  ?5 e* T- u12．2．3 并排堆叠芯片 277
9 Z; V+ @- [/ b" O$ t! o( J12．2．4 芯片堆叠的调整及键合 278
2 V: A* j5 q' t) I  a% w: s12．2．5 芯片和腔体组合设计 279
/ W9 ^! _, c0 h8 ~! ~12．3 2．5D TSV的概念和设计 281
1 l4 F8 A* G0 l$ X: h( L& i1 t12．4 3D TSV的概念和设计 281
12．4．1 3D TSV的概念 281
12．4．2 3D TSV Cell创建 283
12．4．3 芯片堆叠间引脚对齐原则 284
) Y; g: \( k% g- o! h12．4．4 3D TSV堆叠并互联 284
12．4．5 3D 引脚模型的设置 286
12．4．6 网络优化并布线 287
12．4．7 DRC检查并完成3D TSV设计 289
第13章 RDL及Flip Chip设计 291
13．1 RDL的概念和应用 291
2 V4 D- b. k+ k6 ]* i0 _13．1．1 Fan-In型RDL 292
13．1．2 Fan-Out型RDL 293
13．2 Flip Chip的概念及特点 294
13．3 RDL设计 295
13．3．1 Bare Die及RDL库的建立 295
6 W' l  {% ?3 y* _& Y* O13．3．2 RDL原理图设计 297
' D1 C, Y( V. `1 S* c13．3．3 RDL版图设计 297
13．4 Flip Chip设计 301
1 e! V- m1 G9 D. Q4 b13．4．1 Flip Chip原理图设计 301
* k: ]9 \" M1 T& }: ?( L13．4．2 Flip Chip版图设计 302
第14章 版图布线与敷铜 307
14．1 版图布线 307
14．1．1 布线综述 307
14．1．2 手工布线 307
  u- p: r* Q3 b14．1．3 半自动布线 312
6 l' s# X; k% ]6 B% h1 a% y3 z14．1．4 自动布线 315
14．1．5 差分对布线 316
14．1．6 长度控制布线 319
14．1．7 电路复制 323
14．2 版图敷铜 325
& b3 W! X/ C2 U! e14．2．1 敷铜定义 325
' l' s0 u2 q( p, s' |0 @14．2．2 敷铜设置 325
14．2．3 绘制并生成敷铜数据 328
, j- q! x' R+ ]5 X/ L14．2．4 生成敷铜排气孔 331
14．2．5 检查敷铜数据 333
' S. H* J/ W/ j; ^第15章 埋入式无源器件设计 334
15．1 埋入式元器件技术的发展 334
4 [; d3 E+ m# s( o9 q15．1．1 分立式埋入技术 334
+ m2 @+ l8 T/ Z: p; i9 @' D( k15．1．2 平面埋入式技术 336
15．2 埋入式无源器件的工艺和材料 336
15．2．1 埋入工艺Processes 337
1 Q! G+ H/ K/ I4 G: d15．2．2 埋入材料Materials 342
( B' O4 `4 e6 G15．2．3 电阻材料的非线性特征 346
. P9 k- e9 d5 S# n  I15．3 无源器件自动综合 347
$ Y. ]7 M; m6 Y4 W8 H0 v+ T15．3．1 自动综合前的准备 347
  O! b; T: y4 q' n7 h5 {6 l15．3．2 电阻自动综合 349
8 l/ K9 m1 Q, n15．3．3 电容自动综合 353
, y9 k9 H' U6 y# c15．3．4 自动综合后版图原理图同步 357
& ~( S7 d0 y3 u, s, N第16章 RF电路设计 359
0 O, r* j, k  `$ L16．1 RF SiP技术 359
16．2 RF设计流程 360
5 O# A- M, }. |0 n9 d- `* Y16．3 RF元器件库的配置 360
) z+ V0 v$ D# q. P% o* R16．3．1 导入RF符号到设计中心库 360
16．3．2 中心库分区搜索路径设置 361
16．4 RF原理图设计 362
* i1 T. S9 v% P16．4．1 RF原理图工具栏 362
6 X2 C, j( L" ]' l8 R0 W16．4．2 RF原理图输入 364
2 x, f# z5 K& a; ]4 D- {16．5 原理图与版图RF参数的相互传递 365
4 L/ {6 d$ J% c+ ?) V0 Y" v5 C9 a16．6 RF版图设计 368
0 }, U' t7 N, U7 i16．6．1 RF版图工具箱 368
16．6．2 RF单元的3种类型 369
( f% [: r. C/ `7 z# B4 Q; j  e+ L16．6．3 Meander的绘制及编辑 370
16．6．4 创建用户自定义的RF单元 372
16．6．5 Via添加功能 374
: i! t- j9 E8 @16．6．6 RF Group介绍 376
" N6 r$ V$ J0 g8 ?7 E+ C$ y, G0 R8 n16．6．7 Auto Arrange功能 377
  [6 \+ x+ q1 P* o1 ^  n16．6．8 通过键合线连接RF单元 377
4 }; _" q! v( {! t! E6 C16．7 与RF仿真工具连接并传递数据 378
16．7．1 连接RF仿真工具 378
16．7．2 原理图RF数据传递 380
6 E' a. ], o  ~3 Q* v16．7．3 版图RF数据传递 381
% \& n. `9 M" I% w; V# t: j5 r; u第17章 刚柔电路和4D SiP设计 383
4 z; X6 A! A/ @7 m% q+ s17．1 刚柔电路介绍 383
17．2 刚柔电路设计 384
0 e5 B& I; f" A1 Y; V0 @  Q17．2．1 刚柔电路设计流程 384
& P# |- K1 f' H/ l9 y$ R17．2．2 刚柔电路特有的层类型 384
1 T1 l+ B0 B  @4 p9 t$ w. t17．2．3 刚柔电路设计步骤 385
* a3 V$ \' r: ~; }7 ~17．3 复杂基板技术 394
17．3．1 复杂基板的定义 394
9 n0 R, \" R, r- A. ~* P# q% j0 f8 `17．3．2 复杂基板的应用 394
17．4 基于4D集成的SiP设计 395
17．4．1 4D集成SiP基板定义 395
17．4．2 4D集成SiP设计流程 396
, n4 D/ T5 |6 B17．5 4D SiP设计的意义 400
第18章 多版图项目与多人协同设计 401
18．1 多版图项目 401
18．1．1 多版图项目设计需求 401
18．1．2 多版图项目设计流程 402
18．2 原理图多人协同设计 405
9 Y1 e( b# L7 J/ F18．2．1 原理图协同设计的思路 405
18．2．2 原理图协同设计的操作方法 406
18．3 版图多人实时协同设计 409
" n+ v7 e* _7 i, c" q/ t- I18．3．1 版图实时协同软件的配置 411
18．3．2 启动并应用版图实时协同设计 412
第19章 基于先进封装（HDAP）的SiP设计流程 415
19．1 先进封装设计流程介绍 415
1 d8 R& N. u  h7 W% J19．1．1 HDAP设计环境需要的技术指标 415
19．1．2 HDAP设计流程 416
19．1．3 设计任务HBM（3D+2．5D） 417
! U9 g' S: k% h. z. A19．2 XSI设计环境 418
( X9 j0 n5 d2 N$ @8 W, j% [+ V19．2．1 设计数据准备 418
19．2．2 XSI常用工作窗口介绍 419
19．2．3 创建项目和设计并添加元器件 420
3 W( N0 p; X( E9 d19．2．4 通过XSI优化网络连接 428
8 \$ f- T) c& v0 a" g1 A6 L19．2．5 版图模板选择 429
19．2．6 设计传递 431
0 J5 |! c+ ^9 v19．3 XPD设计环境 432
19．3．1 Interposer数据同步检查 432
5 N9 Q, }8 i5 `19．3．2 Interposer布局布线 433
19．3．3 Substrate数据同步检查 434
19．3．4 Substrate布局布线 435
19．4 3D数字化样机模拟 436
2 H5 v2 ^3 N8 k5 w9 K  ~" C19．4．1 数字化样机的概念 436
# a; ^1 T9 ~% z2 r4 ^$ j6 e19．4．2 3D View环境介绍 437
% v) R  e5 h$ x. L, @19．4．3 构建HDAP数字化样机模型 438
第20章 设计检查和生产数据输出 444
* o  S+ i7 v+ N; N9 p% C; k, U20．1 Online DRC 444
# k1 Z9 n2 {  t2 u, c  f' L3 B! D20．2 Batch DRC 445
20．2．1 DRC Settings选项卡 445
/ n5 w' Q" M& [) S9 W+ @% l1 _20．2．2 Connectivity and Special Rules选项卡 447
; O  L3 ]  V8 j% d20．2．3 Batch DRC方案 448
20．3 Hazard Explorer介绍 449
20．4 设计库检查 453
20．5 生产数据输出类型 453
& l4 S* {# E# f) Z: h20．6 Gerber和钻孔数据输出 454
3 N: O4 F& b! }! A# H20．6．1 输出钻孔数据 454
20．6．2 设置Gerber文件格式 457
20．6．3 输出Gerber文件 458
20．6．4 导入并检查Gerber文件 460
20．7 GDS文件和Color Map输出 461
* ]" O' O( i$ n7 j# h. v20．7．1 GDS文件输出 461
20．7．2 Color Map输出 462
20．8 其他生产数据输出 463
20．8．1 元器件及Bond Wire坐标文件输出 463
  P0 y" {' m5 a5 @6 Z" k3 ?# u; X20．8．2 DXF文件输出 465
+ h1 Q/ G/ p7 `20．8．3 版图设计状态输出 465
3 |- x; d9 T' [  `0 g& b20．8．4 BOM输出 466
第21章 SiP仿真验证技术 468
21．1 SiP仿真验证技术概述 468
% O# B, J4 B- o6 m21．2 信号完整性（SI）仿真 469
21．2．1 HyperLynx SI 信号完整性仿真工具介绍 469
4 r/ u# p6 Y: E" q" E21．2．2 HyperLynx SI 信号完整性仿真实例分析 471
21．3 电源完整性（PI）仿真 476
21．3．1 HyperLynx PI 电源完整性仿真工具介绍 477
21．3．2 HyperLynx PI 电源完整性仿真实例分析 478
& N: R% i+ N$ d! _21．4 热分析（Thermal）仿真 483
- t; [, ~$ O; X% g21．4．1 HyperLynx Thermal热分析软件介绍 484
21．4．2 HyperLynx Thermal热仿真实例分析 484
21．4．3 FloTHERM软件介绍 488
& R+ c5 }( _" V+ \5 e- p6 F21．4．4 T3Ster热测试设备介绍 489
21．5 先进3D解算器 491
- n; y0 ^& u& J# `( P21．5．1 全波解算器（Full-Wave Solver）介绍 491
21．5．2 快速3D解算器（Fast 3D Solver）介绍 491
21．6 数/模混合电路仿真 492
) @% ~  ?. y& W6 J; t2 ]21．7 电气规则验证 493
8 U8 ^6 h' T: P" i) _3 g21．7．1 HyperLynx DRC工具介绍 493
21．7．2 电气规则验证实例 494
21．8 HDAP物理验证 499
21．8．1 Calibre 3DSTACK工具介绍 499
21．8．2 HDAP物理验证实例 500
第2部分参考资料及说明 506

6 N' `% V8 r" M$ v. E% Q第3部分 项目和案例
3 j, V! @1 S2 g/ t第22章 基于SiP技术的大容量存储芯片设计案例 509
1 P6 f7 {- P8 p' p$ `22．1 大容量存储器在航天产品中的应用现状 509
! ^, l) E3 f. H2 |- h22．2 SiP技术应用的可行性分析 510
1 y2 T. O, _6 R! z+ I22．2．1 裸芯片选型 510
22．2．2 设计仿真工具选型 512
' o5 F$ |! i) V  z* ]22．2．3 生产测试厂家选择 512
3 `8 b( ?( L8 L1 A) L+ T22．3 基于SiP技术的大容量存储芯片设计 513
7 Z- O3 k9 V! L22．3．1 方案设计 513
' ^, }$ D1 @8 \; a6 p/ O0 X22．3．2 详细设计 514
# Q$ Z/ l- I; U) Q7 V22．4 大容量存储芯片封装和测试 519
22．4．1 芯片封装 519
22．4．2 机台测试 522
  P0 X, f- z. a4 B* X* S. d22．4．3 系统测试 523
22．4．4 后续测试及成本比例 523
0 E6 L/ N, i1 `: x6 \22．5 新旧产品技术参数比较 525
* \/ ]8 f1 {( Y- T) I6 Y第23章 SiP项目规划及设计案例 526
; o' l& V& U: I6 A23．1 SiP项目规划 526
23．1．1 SiP的特点和适用性 526
23．1．2 SiP项目需要明确的因素 529
23．2 设计规则导入 530
23．2．1 项目要求及方案分析 530
& U8 m. A2 F7 H1 [5 \; p2 c" f3 r23．2．2 SiP实现方案 532
23．3 SiP产品设计 534
23．3．1 符号及单元库设计 534
23．3．2 原理设计 535
! @3 x: O3 [& f5 e+ J( H! I. Q23．3．3 版图设计 535
23．3．4 产品封装测试 538
( r+ X9 L' C; e1 C, z! {3 o第24章 2．5D TSV技术及设计案例 539
6 {% j  L, W% V: a7 T1 \24．1 2．5D集成的需求 539
24．2 传统封装工艺与2．5D集成的对比 539
24．2．1 倒装焊（Flip Chip）工艺 539
) ^( T8 e1 B! R! g24．2．2 引线键合（Wire Bonding）工艺 540
7 u6 ^/ g+ z  {4 d, w24．2．3 传统工艺与2．5D集成的优劣势分析 541
5 H4 V% m2 S' ?: b4 J24．3 2．5D TSV转接板设计 542
24．3．1 2．5D TSV转接板封装结构 542
; F$ z7 U9 e+ `; h) j24．3．2 2．5D转接板封装设计实现 543
24．4 转接板、有机基板工艺流程比较 544
24．4．1 硅基转接板 544
24．4．2 玻璃基转接板 545
+ L/ N% Y; }; W- B24．4．3 有机材料基板 546
' I5 Q- Z; L) x* g) r6 z24．4．4 两种转接板及有机基板工艺能力比较 546
24．5 掩模版工艺流程简介 546
24．6 2．5D硅转接板设计、仿真、制造案例 547
24．6．1 封装结构设计 547
. L7 @7 Y0 n- D24．6．2 封装布线、信号及结构仿真 549
24．6．3 生产数据Tape Out及掩模版准备 552
24．6．4 转接板的加工及整体组装 553
" ^  ^" Y6 `9 ?( v% A9 q第25章 数字T/R组件SiP设计案例 554
25．1 雷达系统简介 554
25．2 SiP技术的采用 555
25．3 数字T/R组件电路设计 556
25．3．1 数字T/R组件的功能简介 556
25．3．2 数字T/R组件的结构及原理设计 557
4 ~* G  {! C7 I" c, {25．3．3 数字T/R组件的SiP版图设计 559
9 {3 P# o: |% Z: V. m  p( s25．4 金属壳体及一体化封装设计 560
: V1 I/ h; u/ p! S第26章 MEMS验证SiP设计案例 563
9 P+ x+ d& S$ @9 s+ |; ?26．1 项目介绍 563
7 G6 k5 C1 c8 o; u" T4 h( a26．2 SiP方案设计 563
3 |' t( s, t+ l( h26．3 SiP电路设计 564
9 j4 `: V* y" o* E26．3．1 建库及原理图设计 565
26．3．2 SiP版图设计 566
26．4 产品组装及测试 571
第27章 基于刚柔基板的SiP设计案例 572
27．1 刚柔基板技术概述 572
+ @, V% @' O% C' H# d27．2 射频前端系统架构和RF SiP方案 573
8 n$ Q2 I1 W3 h1 }1 T27．2．1 微基站系统射频前端架构 573
27．2．2 RF SiP封装选型 574
" }! t  ?" A" |, b27．2．3 RF SiP基板层叠设计 575
27．3 基于刚柔基板RF SiP电学设计仿真 576
27．3．1 信号完整性设计和仿真 576
9 q" _" n+ T; @: y& D. [# c/ t' J5 A+ a27．3．2 电源完整性设计与仿真 579
# |2 K9 g' R% j9 m: }. ^' @( D27．4 基于刚柔基板RF SiP的热设计仿真 581
1 B% V7 }/ S) ^  p4 z% F27．4．1 封装结构的热阻网络分析 581
8 j% i+ I8 s- I+ w1 F4 G' U27．4．2 RF SiP的热性能仿真研究 583
4 }% V  y! P5 v) ^  N+ Q' {* r( \" r! C27．5 基于刚柔基板RF SiP的工艺组装实现 587
% _2 H6 y8 g; i/ H# E第28章 射频系统集成SiP设计案例 589
28．1 射频系统集成技术 589
28．1．1 射频系统简介 589
& Q9 n+ d3 P7 q) l- {: c1 g$ G28．1．2 射频系统集成的小型化趋势 590
( \! |3 B4 \/ N28．1．3 RF SiP和RF SoC 592
28．2 射频系统集成SiP的设计与仿真 594
& o$ d" o* h+ O" G# E8 h$ O28．2．1 RF SiP封装结构设计 594
: N5 J' c! j& q- B28．2．2 RF SiP电学互连设计与仿真 595
% R1 ~" p6 K. Q28．2．3 RF SiP的散热管理与仿真 597
- S. q0 R- E  x/ }6 L" ]28．4 射频系统集成SiP的组装与测试 598
6 ]8 P; O9 Z5 b9 A7 y28．4．1 RF SiP的组装 598
28．4．2 RF SiP的测试 599
第29章 基于PoP的RF SiP设计案例 602
29．1 PoP技术简介 602
+ Z, d8 H8 H. G* [29．2 射频系统架构与指标 603
2 X5 T' ^& R' L) Z: T& t" _29．3 RF SiP结构与基板设计 606
29．3．1 结构设计 606
29．3．2 基板设计 607
7 h4 t2 z; D1 O3 ~6 J- K/ Y29．4 RF SiP信号完整性与电源完整性仿真 610
; j! `6 p' X5 E0 }29．4．1 信号完整性（SI）仿真 610
29．4．2 电源完整性（PI）仿真 610
6 `1 C) c" E) ~" B$ r! P29．5 RF SiP热设计仿真 612
' d0 j2 N% W. @8 s29．6 RF SiP组装与测试 613
第30章 SiP基板生产数据处理案例 616
30．1 LTCC、厚膜及异质异构集成技术介绍 616
. h! U& B& R' V. S30．1．1 LTCC技术 616
30．1．2 厚膜技术 617
30．1．3 异质异构集成技术 617
; ?6 ]7 @/ Z  d% _# i30．2 Gerber数据和钻孔数据 618
30．2．1 Gerber数据的生成及检查 618
30．2．2 钻孔数据的生成及比较 621
% J3 l. k& {$ n; X  t! o  x( Z$ D30．3 版图拼版 622
30．4 多种掩模生成 624
+ S: o0 ~! L  F- l7 t$ K30．4．1 掩模生成器 624
30．4．2 掩模生成实例 626
- {% o) F0 z, ^* o, S- M第3部分参考资料 630
1 \5 O% y, e+ x8 B0 l2 P后记和致谢 632
1 q" R: C. l' A

li_suny

# w$ q- h: L1 H6 A4 p大会主办方专门从电子工业出版社订购了一批新书，作为送给嘉宾的礼品！
! R$ y) D: _( O; O' t
0 Q* w, p# h5 W+ n
# ], R4 |/ A6 l+ O, j% d
7 f" ]) C* ~0 W2 L

li_suny

0 a' a$ _' g( d今天参加SiP大会（上海站），会议现场600+人，在线观众6000+，真是一场行业盛会！

! W+ B) J, f% ^5 H2 t3 e


) u( |1 Z+ O' z0 Y9 Q
9 m1 X5 C5 j$ A" L; j: z3 j