TA的每日心情 | 开心 2020-9-8 15:12 |
|---|
签到天数: 2 天 [LV.1]初来乍到
|
EDA365欢迎您登录!
您需要 登录 才可以下载或查看,没有帐号?注册
x
1、BGA(ball grid array)
' J o3 b3 \# Y# j: x
8 n( g; p& L5 J& C) Q 球形触点陈列,表面贴装型封装之一。在印刷基板的背面按陈列方式制作出球形凸点用以代替引脚,在印刷基板的正面装配LSI 芯片,然后用模压树脂或灌封方法进行密封。也称为凸点陈列载体(PAC)。引脚可超过200,是多引脚LSI 用的一种封装。 封装本体也可做得比QFP(四侧引脚扁平封装)小。例如,引脚中心距为1.5mm 的360 引脚 BGA 仅为31mm 见方;而引脚中心距为0.5mm 的304 引脚QFP 为40mm 见方。而且BGA 不 用担心QFP 那样的引脚变形问题。该封装是美国Motorola 公司开发的,首先在便携式电话等设备中被采用,今后在美国有可能在个人计算机中普及。初,BGA 的引脚(凸点)中心距为1.5mm,引脚数为225。现在 也有一些LSI 厂家正在开发500 引脚的BGA。 BGA 的问题是回流焊后的外观检查。现在尚不清楚是否有效的外观检查方法。有的认为 ,由于焊接的中心距较大,连接可以看作是稳定的,只能通过功能检查来处理。 美国Motorola公司把用模压树脂密封的封装称为OMPAC,而把灌封方法密封的封装称为GPAC(见OMPAC 和GPAC)。) T& v6 A4 G# g: m9 u6 \
, S. [8 K2 `$ }0 L( q2 p. K7 h. P0 |
2、BQFP(quad flat package with bumper)
2 L8 l8 F1 y% b2 k/ G
: y* H, Q% \9 Q! f, V7 D0 W, ] 带缓冲垫的四侧引脚扁平封装。QFP 封装之一,在封装本体的四个角设置突起(缓冲垫) 以 防止在运送过程中引脚发生弯曲变形。美国半导体厂家主要在微处理器和ASIC 等电路中 采用 此封装。引脚中心距0.635mm,引脚数从84 到196 左右(见QFP)。
/ ?$ o/ o% K; M' r6 K$ `* g
g a$ O% G5 {$ N7 V! ~( | 3、碰焊PGA(butt joint pin grid array) 表面贴装型PGA 的别称(见表面贴装型PGA)。7 X2 p* `5 V# _0 h7 K7 v
* y* G% \! D/ T8 J; v& s3 B
4、C-(ceramic)
! G3 g1 g; ^- j
2 o/ Y$ S/ E9 v6 r 表示陶瓷封装的记号。例如,CDIP 表示的是陶瓷DIP。是在实际中经常使用的记号。
6 Y- W3 p' j' s% d- E, M& g' a( C) m8 a
5、Cerdip5 J/ G4 e& F" N; u9 a* t: I' F/ [- b
+ i& E' i( c* }5 E" x1 z. i 用玻璃密封的陶瓷双列直插式封装,用于ECL RAM,DSP(数字信号处理器)等电路。带有玻璃窗口的Cerdip 用于紫外线擦除型EPROM 以及内部带有EPROM 的微机电路等。引脚中心距2.54mm,引脚数从8 到42。在日本,此封装表示为DIP-G(G 即玻璃密封的意思)。
9 v$ s% K5 g% m. `9 B4 B
4 V4 L; o4 _ X; S6 [6 @ 6、Cerquad% }1 W# t u* V5 G0 ]3 I
2 v6 S1 L$ Q5 R. k- X: b0 a( _; E: ~ 表面贴装型封装之一,即用下密封的陶瓷QFP,用于封装DSP 等的逻辑LSI 电路。带有窗口的Cerquad 用于封装EPROM 电路。散热性比塑料QFP 好,在自然空冷条件下可容许1. 5~ 2W 的功率。但封装成本比塑料QFP 高3~5 倍。引脚中心距有1.27mm、0.8mm、0.65mm、 0.5mm、 0.4mm 等多种规格。引脚数从32 到368。, ?1 b$ j/ e+ w* @' B( d1 Z1 H' z
! q4 k1 Y) o6 C% `" G
7、CLCC(ceramic leaded chip carrier)
) w; M- a" Q+ G! q7 U' e
; d5 u0 A2 {* L1 \3 ` 带引脚的陶瓷芯片载体,表面贴装型封装之一,引脚从封装的四个侧面引出,呈丁字形。 带有窗口的用于封装紫外线擦除型EPROM 以及带有EPROM 的微机电路等。此封装也称为 QFJ、QFJ-G(见QFJ)。
1 q- E2 ]$ R& x) M! N1 k; C/ @. }# K
$ t* R6 k- ~. F4 @1 l0 K 8、COB(chip on board): V/ z% S8 {/ h, G" b4 s2 L$ I4 ~
$ d' V7 ^: Y; Q4 } 板上芯片封装,是裸芯片贴装技术之一,半导体芯片交接贴装在印刷线路板上,芯片与 基 板的电气连接用引线缝合方法实现,芯片与基板的电气连接用引线缝合方法实现,并用树脂覆盖以确保可靠性。虽然COB是简单的裸芯片贴装技术,但它的封装密度远不如TAB 和倒片焊技术。
( y+ n' j3 w- X3 g! |# W
, ]4 V, A# I1 X2 b& \7 X2 O 9、DFP(dual flat package)
L9 a2 Q- M) g1 Q& S1 H" G/ y6 U2 I9 P4 T% d' W
双侧引脚扁平封装。是SOP 的别称(见SOP)。以前曾有此称法,现在已基本上不用。
" p1 K3 I+ {+ }* t& K% ^0 d4 U6 K
; L) n3 e- v! _! I 10、DIC(dual in-line ceramic package): c( e8 K- E3 w2 G. @ N! e
# Z, b" h. @2 X( V0 t5 K
陶瓷DIP(含玻璃密封)的别称(见DIP).
) H6 ]/ Y" g6 w- m* \
$ F/ I5 _! U0 i0 ~0 G ~ 11、DIL(dual in-line)# W/ s7 T6 d! [3 N
1 @' Z! G$ z3 w. r4 \) u8 f
DIP 的别称(见DIP)。欧洲半导体厂家多用此名称。7 S; o) Y* s4 R6 S x2 U
2 K# O& e' Y+ p9 U 12、DIP(dual in-line package)
U5 B c% {: z" i! N# o. T! F. B5 l% J3 B$ F
双列直插式封装。插装型封装之一,引脚从封装两侧引出,封装材料有塑料和陶瓷两种 。 DIP 是普及的插装型封装,应用范围包括标准逻辑IC,存贮器LSI,微机电路等。引脚中心距2.54mm,引脚数从6 到64。封装宽度通常为15.2mm。有的把宽度为7.52mm 和10.16mm 的封装分别称为skinny DIP 和slim DIP(窄体型DIP)。但多数情况下并不加区分, 只简单地统称为DIP。另外,用低熔点玻璃密封的陶瓷DIP也称为cerdip(见cerdip)。* }( I1 A! k& V& |# s: c. V
& U9 A% o- H6 R! }( q 13、DSO(dual small out-lint)6 o) E( [/ L1 u+ D2 ~
& R8 b. m7 y, X1 ?% c 双侧引脚小外形封装。SOP 的别称(见SOP)。部分半导体厂家采用此名称。, d j; j( t/ {1 E0 o2 U6 ?
1 X' ?3 q* Y0 h# N
14、DICP(dual tape carrier package)
$ T6 q& @; V* I# H) T6 K$ |0 l0 b
" {/ l! {6 u [9 N& S; }9 l 双侧引脚带载封装。TCP(带载封装)之一。引脚制作在绝缘带上并从封装两侧引出。由于 利 用的是TAB(自动带载焊接)技术,封装外形非常薄。常用于液晶显示驱动LSI,但多数为 定制品。 另外,0.5mm 厚的存储器LSI 簿形封装正处于开发阶段。在日本,按照EIAJ(日本电子机械工业)会标准规定,将DICP 命名为DTP。
E0 D! j4 Y! D8 d: z8 o9 g5 y0 S" z% H. m1 K% k4 D% M1 K
15、DIP(dual tape carrier package)- R9 N3 U7 v9 ]* B& p
6 N" @" M' U( a 同上。日本电子机械工业会标准对DTCP 的命名(见DTCP)。8 L1 { E. o7 f2 k; N
/ z9 p5 Y' I; V& t/ ?& k 16、FP(flat package)- F' K# T A8 [& T+ l! H, V6 Z
" U/ o: v5 j' B3 y- O 扁平封装。表面贴装型封装之一。QFP 或SOP(见QFP 和SOP)的别称。部分半导体厂家采 用此名称。
$ I! \& J. {3 f q0 }5 M6 l! w" b; T5 n
17、flip-chip! Q" S0 V ^ h- g6 ^
: k g9 {8 u5 U! [* O 倒焊芯片。裸芯片封装技术之一,在LSI 芯片的电极区制作好金属凸点,然后把金属凸点与印刷基板上的电极区进行压焊连接。封装的占有面积基本上与芯片尺寸相同。是所有 封装技 术中体积、薄的一种。 但如果基板的热膨胀系数与LSI 芯片不同,就会在接合处产生反应,从而影响连接的可 靠 性。因此必须用树脂来加固LSI 芯片,并使用热膨胀系数基本相同的基板材料。+ J% R9 q) ?- @- C" G- h9 B4 y
1 ^) h. r$ A& q) p 18、FQFP(fine pitch quad flat package)+ f: ~/ r, x2 O6 l. `
2 M* T5 K6 @) ^1 h5 [ ^4 o
小引脚中心距QFP。通常指引脚中心距小于0.65mm 的QFP(见QFP)。部分导导体厂家采 用此名称。! n5 u. S+ q, m
% G2 i& h( G7 _
19、CPAC(globe top pad array carrier)) O* Y* j- P0 f9 B3 r( {9 P
M: B# M# j4 ?& T) b! a
美国Motorola 公司对BGA 的别称(见BGA)。8 b2 M; |! t# n2 E( A2 D4 u
, a" L* \7 T" }& f- {, z
20、CQFP(quad fiat package with guard ring)2 a" e- N1 r! K
I% w" J' _9 O) _* N' e" b+ ^
带保护环的四侧引脚扁平封装。塑料QFP之一,引脚用树脂保护环掩蔽,以防止弯曲变 形。 在把LSI 组装在印刷基板上之前,从保护环处切断引脚并使其成为海鸥翼状(L 形状)。 这种封装在美国Motorola公司已批量生产。引脚中心距0.5mm,引脚数多为208 左右。; A' u% W8 ~8 S7 y% i. j K
- n$ h+ x4 U9 R6 {
21、H-(with heat sink)
% `. S7 H. I. G3 M/ o) u( _
/ d) `, y) @/ u% Y 表示带散热器的标记。例如,HSOP 表示带散热器的SOP。
+ K, C1 M" J2 B1 s6 U) P, Q. P5 `; t2 M/ n0 ~8 T
22、pin grid array(suRFace mount type) |( O% C: r* m }' d# L( x6 I- F
+ q1 C7 X2 ~" ]1 Q 表面贴装型PGA。通常PGA 为插装型封装,引脚长约3.4mm。表面贴装型PGA 在封装的 底面有陈列状的引脚,其长度从1.5mm 到2.0mm。贴装采用与印刷基板碰焊的方法,因而 也称 为碰焊PGA。因为引脚中心距只有1.27mm,比插装型PGA 小一半,所以封装本体可制作得不怎么大,而引脚数比插装型多(250~528),是大规模逻辑LSI 用的封装。封装的基材有 多层陶 瓷基板和玻璃环氧树脂印刷基数。以多层陶瓷基材制作封装已经实用化。
/ K, v- ~% H7 v o& S; U2 ?& y9 Q, ^; B/ P+ s8 `$ f# u! X
23、JLCC(J-leaded chip carrier)
$ g( t; h. X+ j0 t7 m( _- _( ~3 S, P' |. a8 p/ W3 j
J 形引脚芯片载体。指带窗口CLCC 和带窗口的陶瓷QFJ 的别称(见CLCC 和QFJ)。部分半 导体厂家采用的名称。
, K5 B8 k# n3 R# ?4 x
3 n+ G7 y$ ?. G# T) l. S 24、LCC(Leadless chip carrier)2 e0 M5 o3 R. I4 ?: [
/ T! @; g4 \/ @
无引脚芯片载体。指陶瓷基板的四个侧面只有电极接触而无引脚的表面贴装型封装。是高速和高频IC 用封装,也称为陶瓷QFN 或QFN-C(见QFN)。; h4 h7 o7 v. Z9 e
! s: W. {0 C6 _' @* o 25、LGA(land grid array)0 _& {* W* X9 s# c7 W
+ ~3 O4 D! K5 D 触点陈列封装。即在底面制作有阵列状态坦电极触点的封装。装配时插入插座即可。现 已 实用的有227 触点(1.27mm 中心距)和447 触点(2.54mm 中心距)的陶瓷LGA,应用于高速 逻辑 LSI 电路。 LGA 与QFP 相比,能够以比较小的封装容纳更多的输入输出引脚。另外,由于引线的阻抗小,对于高速LSI 是很适用的。但由于插座制作复杂,成本高,现在基本上不怎么使用 。预计 今后对其需求会有所增加。
: N7 v3 ~8 u, L3 ]- `, z: p, l9 n% y3 [! L
26、LOC(lead on chip)/ N* j+ {# \" a7 V0 s7 _- d2 w. U
( `# m. D; k( K" f# @+ G
芯片上引线封装。LSI 封装技术之一,引线框架的前端处于芯片上方的一种结构,芯片的中心附近制作有凸焊点,用引线缝合进行电气连接。与原来把引线框架布置在芯片侧面 附近的 结构相比,在相同大小的封装中容纳的芯片达1mm 左右宽度。
7 K, p: e1 L: z; f- t" y. b% n) K! Y5 J% G
27、LQFP(low profile quad flat package)
; i; b9 j+ S, w+ l# K ^( V+ a! Q& m* f) P
薄型QFP。指封装本体厚度为1.4mm 的QFP,是日本电子机械工业会根据制定的新QFP 外形规格所用的名称。2 u7 O, r- X% I5 H6 B+ K, X
, O y+ \, m7 G4 c( ^ 28、L-QUAD
1 c. g+ G) Z( ~6 O0 E# D7 i2 B. t0 B8 V* [, _) k0 A d
陶瓷QFP 之一。封装基板用氮化铝,基导热率比氧化铝高7~8 倍,具有较好的散热性。 封装的框架用氧化铝,芯片用灌封法密封,从而抑制了成本。是为逻辑LSI 开发的一种 封装, 在自然空冷条件下可容许W3的功率。现已开发出了208 引脚(0.5mm 中心距)和160 引脚 (0.65mm 中心距)的LSI 逻辑用封装,并于1993 年10 月开始投入批量生产。
- c2 F ?9 u5 H6 k4 J) f& b) q+ y0 c. x6 \1 l
29、MCM(multi-chip module)0 }7 v% [0 ^' v+ F/ c1 X) B. C! P* j# k
9 ^; d5 ?6 P! N/ z7 g
多芯片组件。将多块半导体裸芯片组装在一块布线基板上的一种封装。根据基板材料可分为MCM-L,MCM-C 和MCM-D 三大类。 MCM-L 是使用通常的玻璃环氧树脂多层印刷基板的组件。布线密度不怎么高,成本较低。MCM-C 是用厚膜技术形成多层布线,以陶瓷(氧化铝或玻璃陶瓷)作为基板的组件,与使用多层陶瓷基板的厚膜混合IC 类似。两者无明显差别。布线密度高于MCM-L。
! h& k% w. z/ X3 d
6 {4 i. h! ]* y @$ t5 E! @6 w* | MCM-D 是用薄膜技术形成多层布线,以陶瓷(氧化铝或氮化铝)或Si、Al 作为基板的组 件。 布线密谋在三种组件中是的,但成本也高。
2 {0 j) h2 ]5 N$ f) K. x
4 l$ ~1 o: }1 |, l 30、MFP(mini flat package)7 X$ D- H9 B6 `. H
& E9 l3 Q2 T8 c+ l1 e
小形扁平封装。塑料SOP 或SSOP 的别称(见SOP 和SSOP)。部分半导体厂家采用的名称。
3 ~7 n0 q2 n% @3 @5 n/ M- ~" j& G5 }+ T) W$ Q0 c
|
|