创龙SOM-TL6678F核心板介绍

Tronlong小分队

核心板简介
- V3 K, A( {+ N- R  P创龙SOM-TL6678F是一款基于TI KeyStone架构C6000系列TMS320C6678八核C66x定点/浮点DSP以及Xilinx Kintex-7 FPGA处理器设计的高端异构多核工业级核心板。核心板内部DSP与FPGA通过SRIO、EMIF16、I2C通信总线连接，并通过工业级高速B2B连接器引出千兆网口、PCIe、HyperLink、GTX等高速通信接口。核心板经过专业的PCB Layout和高低温测试验证，稳定可靠，可满足各种工业应用环境。
用户使用核心板进行二次开发时，仅需专注上层运用，降低了开发难度和时间成本，可快速进行产品方案评估与技术预研。
* W8 M& X5 n8 A# K( d' b
/ m# V% G* T( Z% D8 w4 B
图 1 核心板正面图

0 h3 O/ T5 Y8 N; U# k
3 P4 b( i/ f' H9 v( _4 Q图 2 核心板背面图
: g$ j# M# J% ]  f7 v! c5 ~) u6 l8 h
  W) ?. V, G# K+ W典型应用领域

• 软件无线电
• 雷达探测
• 光电探测
• 视频追踪
• 图像处理
• 水下探测
• 定位导航
  * k  f2 m  d/ O* Z# Z+ A: g' F

$ |9 a3 ?! M# O  _% j软硬件参数
硬件框图
; J% @# t+ ]5 H' q

# I8 q1 t: \# A2 Z. c" L1 n图 3核心板硬件框图
  S3 A7 O+ g2 p& R( e( v

图 4TMS320C6678处理器功能框图
1 m/ J, m& q8 b* O% ^  e. F

图 5 Kintex-7特性
$ ~3 T4 U& P- _  ]

' K" M7 {5 K: L6 ]硬件参数
+ A( n  {9 O0 d7 W& _! T+ i' W* Q
表 1 DSP端硬件参数
4 F, x4 n( |- E% N# l5 M

CPU , `3 q- L$ \; ~& h	CPU：TI C6000 TMS320C6678 9 A7 t# `* Y. K5 ~0 s
	8x TMS320C66x定点/浮点DSP核，主频1/1.25GHz 2 z2 ]( i- E2 M  [) W
	1x Network Coprocessor网络协处理器 / K: q8 g- F* v8 K% R5 r
ROM ' i( V0 e4 k: K; y	128MByte NAND FLASH $ t- X& R/ Y9 q2 q, k$ X! j
	128Mbit SPI NOR FLASH 1 Z7 z! V# _, i  B
	1Mbit EEPROM " `. U1 l0 H* ~  W# A
RAM	1/2GByte DDR3 ( a( r) q1 U7 l2 ?& D+ i' c% o
ECC 7 A0 n' M* a9 g! P	256/512MByte DDR3 ; i( E4 D/ w# I5 i4 J, L- [: y
SENSOR ) ]" u- O4 T" @; [. ~( u	1x TMP102AIDRLT温度传感器 1 {, ~$ K* [+ z) d
LED % p) L. D6 t' p	1x电源指示灯 1 B/ ~3 [4 x7 v& f: V5 k  n
	2x用户可编程指示灯 - `& N# d5 U! U7 E) p
B2B Connector $ ]  ~! o  L: a7 [3 T, x	2x 180pin公座高速B2B连接器，2x 180pin母座高速B2B连接器，间距0.5mm，合高5mm，共720pin
硬件资源 ' @5 L) ~) h1 U* F	1x SRIO，四端口，共四通道，在核心板内部与FPGA通过GTX连接，每通道最高通信速率5GBaud " r, |; W6 h2 d$ S0 ]6 a
	1x PCIe Gen2，一个双通道端口，每通道最高通信速率5GBaud
	2x Ethernet，10/100/1000M
	1x EMIF16，在核心板内部与FPGA通过普通IO连接 ; @& H/ p6 x# C! Z8 d5 Y4 h
	1x HyperLink : V( b0 M/ Q% C& R8 |' F8 K2 I
	2x TSIP ; U, E2 O5 b! r) }/ M. Z
	1x UART ( ~# n9 D6 A! {
	1x I2C 6 g% N- e) C# @/ o8 m' B. C* S& ?- P+ K
	1x SPI 6 R- q1 C  \( B% C8 A1 _- s; p2 S
	1x JTAG + S4 O- @. F* E% C9 [1 B! B

备注：B2B、电源、指示灯等部分硬件资源，DSP与FPGA共用。
- W: m0 Y3 w: T( N2 {5 N1 J  S# h
表 2 FPGA端硬件参数
1 T7 u( q# P1 J  X4 \4 B3 q

FPGA	Xilinx Kintex-7 XC7K325T-2FFG676I ' {7 }+ R; {5 s4 m6 Q
RAM	512M/1GByte DDR3
ROM 3 p0 R: v* e/ z3 w. z	256Mbit SPI NOR FLASH
SENSOR	1x TMP102AIDRLT温度传感器 , |  X0 X7 u4 m  c. e
Logic Cells	326080 " |! G) `- ^$ u# d  C
DSP Slice	840 ; `+ x3 `* H2 p
GTX	8
IO	单端（23个），差分对（114对），共251个IO   y+ ?$ X- \5 ^, J. ?0 a. I; V
LED	1x DONE指示灯
	2x用户可编程指示灯 ) h& y! O! P6 z. h. Z1 O

6 y/ ]  R& a& p2 z: V  P软件参数
+ ]+ l% u; L  X; ]) ^1 l+ v
) z, i5 {; A: N1 l" S表 3

DSP端软件支持 0 E: |5 |0 y9 @' I" f	SYS/BIOS操作系统
CCS版本号 " Y! j6 K  E. Q	CCS5.5
软件开发套件提供 ( \) c* ?1 d3 @7 T2 S	MCSDK & A$ P  D: t5 ^3 i$ s2 B: D7 S+ A
VIVADO版本号 2 a  p5 d( B% z* g, J, K	2017.4 , z. Y7 u- H. R6 A( R

开发资料

• 提供核心板引脚定义、可编辑底板原理图、可编辑底板PCB、芯片Datasheet，缩短硬件设计周期；
• 提供完整的平台开发包、入门教程，节省软件整理时间，上手容易；
• 提供丰富的Demo程序，包含DSP+FPGA架构通信教程，完美解决异构多核开发瓶颈。
  ! z3 F4 U- y, |1 a5 o! |9 J+ {5 E

开发例程主要包括：
% }/ J. J7 c6 Y

• 基于SYS/BIOS的开发例程
• 基于FPGA的开发例程
• 基于IPC、OpenMP的多核开发例程
• SRIO、PCIe、EMIF16开发例程
• DSP算法开发例程
• SDI、PAL、CameraLink视频采集开发例程
• AD9613、AD9361高速AD采集开发例程
• SFP+万兆光口开发例程
  ! y8 r, g# x6 L& C8 k

电气特性
工作环境

表 4
" y  j/ P& K9 U* M; Z8 e/ K3 O

环境参数	最小值 - @9 Z7 d' i( C8 b: t8 a0 T' L	典型值	最大值 ) R' n" D, t" v. N
工作温度 * C3 i$ R, `0 g7 P* |6 P' H	-40°C . L- D7 r$ A+ Z1 e- {2 j	/	85°C 5 r$ q9 U) J' C/ z3 |
工作电压 & c+ ?2 S" ]5 p7 t6 [	/	9V , x( u( o0 B- B& t	/

) u) y( {6 n+ U% ^  j功耗测试

表 5
$ h6 ^, b- _! Q% N, p* N* U+ p

类别	电压典型值	电流典型值	功耗典型值
核心板 & x' w3 f2 F4 N5 P- ?	9.34V	800mA	7.47W 7 d5 I: c! n. }: w& R1 w, C. z

备注：功耗基于TL6678F-EasyEVM评估板测得。功耗测试数据与具体应用场景有关，测试数据仅供参考。

1 j) d0 B% E9 y' d% K8 f! V# D3 q) O机械尺寸图
2 m( ?! H* L$ u( v; J6 b( {7 }
4 F5 Z6 L) v9 Z  q: A表 6
% r$ i+ E/ h& P5 x

PCB尺寸 $ ~7 X, e0 o5 O8 l	112mm*75mm
PCB层数	14层
板厚	2.0mm ' X: V( l- r* L+ i6 T8 Q
安装孔数量 # f* }% K) N+ y) p" ^* C	8个

5 W7 y3 H/ W& ]
图 6 核心板机械尺寸图（顶层透视图）
8 I) R; ~  K% a, C# a$ x% k$ Z
% ], N) `. |1 O3 k

nkkopd