找回密码
 注册
关于网站域名变更的通知
查看: 3795|回复: 3
打印 上一主题 下一主题

求助capture原理图导入allegro PCB Editor

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2010-10-27 14:48 | 只看该作者 回帖奖励 |正序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
求助capture原理图导入allegro PCB Editor& q, L( ^, T% x" V  F' O+ F7 [; G
    刚刚学习allegro,请问网表导入allegro PCB Editor时要怎么设置?导入网表之前要做些什么准备?8 k1 d3 \" u! p0 _% v7 t
在原理图中我把原件的PCB footprint都填上了,跟allegro里面的封装名一致。其实令我很疑惑的是,仅仅
. p% L# {; U9 W! x: {8 B$ C是在导入网表前设置了网表的路径,却没有具体选择是哪个网络表,加入我的指定路径里有很多个网表,那* B7 n. k3 @$ _7 f4 I
岂不是很乱,所以我把原理图的名字和PCB 都取同样的名字,而且存放的路径都一样。但是都不能导入,我怀疑是allegro里要设置封装的路径,请大家指教,谢谢
; T% h- ^' ^3 M下面是导入错误提示
1 r( N: H5 _' ^1 x0 wcadence Design Systems, Inc. netrev 15.7 Wed Oct 27 14:42:35 2010
6 O. G7 R5 G/ P( {& P# F(C) Copyright 2002 Cadence Design Systems, Inc.
0 v/ ^6 u& k/ @) Z------ Directives ------0 D  Q9 w! D. j( l9 g
RIPUP_ETCH FALSE;
. C% A9 [  m' v( \RIPUP_SYMBOLS ALWAYS;8 w* V" ^( r4 v9 _; ], h
MISSING SYMBOL AS ERROR FALSE;# E: k: A4 U3 T& F0 K' ?9 o/ T
SCHEMATIC_DIRECTORY 'E:/Cadence/work/pad';
2 z5 K+ I8 z4 w) Q. U6 M7 VBOARD_DIRECTORY '';- K8 R% c& }- |9 z& ]- C  I0 W1 X+ u
OLD_BOARD_NAME 'E:/Cadence/work/pad/MYDSIGNE.brd';" d- @! ?  A$ ?% W1 V! c8 c
NEW_BOARD_NAME 'E:/Cadence/work/pad/MYDSIGNE.brd';; y5 Q+ T7 Y% E
CmdLine: netrev -$ -5 -i E:/Cadence/work/pad -y 1 E:/Cadence/work/pad/#Taaaaaa03360.tmp/ r. B0 o5 q7 ?! O3 |
------ Preparing to read pst files ------
% D/ l6 ~+ E1 }
& j( o) x( E4 s# m! s; ~0 O#1   ERROR(24) File not found0 M0 w5 b( }5 t$ a8 T5 a* b1 a/ |
     Packager files not found
" G! i+ n# H+ m#2   ERROR(102) Run stopped because errors were detected
8 [! ]. u% c- b% N+ x: c, Vnetrev run on Oct 27 14:42:35 2010$ g" R5 S2 a1 s! m9 `/ W
   COMPILE 'logic'8 S$ v: ]9 e5 [; Y4 P7 k/ a5 N( o9 @
   CHECK_PIN_NAMES OFF
  I; o, w! `* O8 |# D: C- s   CROSS_REFERENCE OFF
( B! f6 A4 \; |1 {" D( i, G0 \   FEEDBACK OFF1 T. ]4 S+ r! u
   INCREMENTAL OFF  ^1 d. Y  [: [0 T' Y
   INTERFACE_TYPE PHYSICAL/ }9 _7 W" Z, c5 n9 E5 d
   MAX_ERRORS 500  j/ r% d# F2 t. q: X  s6 _
   MERGE_MINIMUM 5' A* f$ y. q& K) A1 t( w
   NET_NAME_CHARS '#%&()*+-./:=>?@[]^_`|'
! @& I' n% x1 Z2 n- Z   NET_NAME_LENGTH 24
6 ~6 `( h, \1 G2 ^: J   OVERSIGHTS ON
+ T+ Z) P0 p. A$ D, X   REPLACE_CHECK OFF
* V* L3 P2 r. U2 d/ a) @/ n   SINGLE_NODE_NETS ON. g, g' w+ b. h8 i9 m' f. k
   SPLIT_MINIMUM 06 f/ U: {5 X% ~) N0 h1 Z
   SUPPRESS   20
& o' l0 b' K! |; L  l+ y6 q* _   WARNINGS ON1 }# P* x8 a; y7 i# b7 p9 N
  2 errors detected
/ v9 G# r! s# P; r! h# u5 R No oversight detected" U" |: H; y% j2 P) Q: s
No warning detected
! z7 i* [7 D) j1 y: Y: [3 I& icpu time      0:00:04
% u5 j4 S" ^7 W( y. ]# r" Relapsed time  0:00:00
* E( O" J* U) ]* O, E# r/ W9 p1 L( H9 T5 {& L2 [" n& y
  • TA的每日心情
    奋斗
    2025-7-8 15:48
  • 签到天数: 4 天

    [LV.2]偶尔看看I

    4#
    发表于 2012-8-8 18:11 | 只看该作者
    导入的问题还有点不明白...主要是没自己做过完整的流程

    该用户从未签到

    3#
    发表于 2010-10-27 21:51 | 只看该作者
    其实可以在capture生成网络表,自动连接到PCB

    该用户从未签到

    2#
    发表于 2010-10-27 21:49 | 只看该作者
    英文已经提示你,封装没找到
    您需要登录后才可以回帖 登录 | 注册

    本版积分规则

    关闭

    推荐内容上一条 /1 下一条

    EDA365公众号

    关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

    GMT+8, 2025-11-29 00:24 , Processed in 0.140625 second(s), 25 queries , Gzip On.

    深圳市墨知创新科技有限公司

    地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

    快速回复 返回顶部 返回列表