TA的每日心情 | 擦汗
2020-1-14 15:59 |
|---|
签到天数: 1 天 [LV.1]初来乍到
|
EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
在saber里面如何将verilog格式的逻辑创建成可调用的模块？
( x7 {( k2 j3 s% C
8 c0 l) \+ V. C; D1 y9 w4 \, M A& s+ s& l
) G& H0 R5 P7 d) _, M3 t1 J, zsaber是不是只支持VHDL格式的？如果是verilog格式的是不是还得通过工具转换下呢？* a% h7 b. x! h
+ a" T0 k. A3 j3 z ~0 C1 o6 i( P, S& a0 d( E$ ~
8 ?# u# H$ o' O如果只支持vhdl格式的话，那如何才能把数字逻辑编程对应的可调用模块呢？3 M |/ R2 P4 g1 t4 H1 `
6 u- v' l0 \+ _! X$ `8 n
9 {( e# z! c1 c6 C# Z, q
( _- o) J+ j; i! s见saber自带的例子里面好像有数模混合的例子，但是不清楚这些例子中用的vhdl代码是如何变成可调用的模块6 L2 O/ X3 L3 o( W
( X$ i2 f- u- g( D3 q5 F, W1 n
7 g+ @) m; K9 z6 |. g/ u; p) M
) J* D6 u& D, E% {
不知哪位达人可以详细讲解下设计流程 |
|
/1 
发表于 2010-9-29 20:12
收藏
淘帖
支持！
反对！