在布SDRAM的时候应该如何处理地址与数据？

mengzhuhao · 发表于 2007-10-19 08:52

EDA365欢迎您登录！

您需要登录才可以下载或查看，没有帐号？注册

x

在布SDRAM的时候应该如何处理地址与数据？
如图所示：
那些VDDQ与VSSQ是不是独立出来比较？
因为SPEC上说：
DQ Power: Isolated DQ power on the die for improved noise immunity.
DQ Ground: Isolated DQ ground on the die for improved noise immunity.
频率可到135M吧

高手说说布局经验：）

chenjf · 发表于 2012-9-3 17:42

Allen 发表于 2007-10-19 14:28 h9 k$ \9 E& }" n; I- v/ B3 y1 q
再来个配图：

很遗憾，看不懂，(⊙o⊙)…

sinsai · 发表于 2012-5-24 14:54

学习，谢谢！

雙魚Fei · 发表于 2011-11-28 11:22

学习很重要！

lcgoneone · 发表于 2011-11-27 20:54

学习了，一般时钟信号比数据和地址信号长

Dz久久 · 发表于 2011-10-6 21:50

学习了，多谢各位啊

winniewinnie · 发表于 2011-10-5 21:50

学习了

xieyifu · 发表于 2011-9-10 05:00

太精彩了膜拜各位高手

wcn312318697 · 发表于 2011-8-9 11:13

学习了，谢谢各位前辈分享经验！

cmsyu · 发表于 2011-5-1 17:38

学习学习再学习！

zhouchengxiang · 发表于 2011-4-28 16:53

回复 szkalwa 的帖子

一般都是时钟线稍微长于地址数据线

clp783 · 发表于 2011-4-14 17:44

随便看下

lijun_0605 · 发表于 2011-3-20 11:22

一般把SDRAM的时钟布置在数据总线的中间就行，时钟线最好布放在优选布线层里（就是线下参考面是连续的）这样一来就可以较容易保证时钟对准数据总线每个数据的中心，会有利于调试至于数据线只要满足有每一根线上都有足够的保持与建立时间即可，在信号完整性要求上没有太多要求因为一般速度都不会太高信号的上升时间也较长较难发生信号完整性问题

dsws · 发表于 2011-1-19 16:57

学习咯！

willyeing · 发表于 2010-12-31 16:05

只有做好时序分析才是真正的东西，在任务很紧急的情况下可在google中搜索layoutguide，把它下下来然后按照它的要求做，能写layoutguide的都上大的厂家所以不会出错！！！

帐号		自动登录	找回密码
密码			注册

在布SDRAM的时候应该如何处理地址与数据？

EDA365欢迎您登录！

浏览过的版块

推荐内容 /1