|
|
EDA365欢迎您登录!
您需要 登录 才可以下载或查看,没有帐号?注册
x
基于protel DXP的信号完整性分析 L; {" K. p( v$ Z
1引言
8 Q! w- s; Q' \% y信号完整性(SignalIntegity),是指信号沿导线传输后
4 Q7 y w: [5 B7 d的质量。随着高速电路的发展信号完整性问题变得越来越
* ^# X' H5 |' e/ Z. z- h' {突出,高速电路中,导线已经成为具有分布参数的传输线,% k. [" `0 H8 D
信号在传输线中传输时会出现诸如过冲(overshoot)、欠冲
4 g2 E% w! D# l7 x1 n" R6 I- e) S4 J(undershoot)、振荡(ringing)、反射(eflection)串扰(cssalk)、7 O# U n6 h7 t8 l4 F
地平面反弹噪声(groundbounce)与同时开关噪声(SSN)等信
5 J9 X- E8 K; X0 ^" I* h& C$ q号完整性问题,尤其是在低电压高速系统中,信号完整性问& T G0 C: C [- @6 r% {% |/ k
题的存在,常常会引起电路的误动作,导致设备不能正常工% R, N' T+ y" `8 e7 X/ X/ i4 n/ U
作。为了保证信号在传输后仍保持其正确的时序和电压,同
/ a* R* B/ d" b时又能满足电路建立时间和保持时间的要求,必须解决好$ U3 A; o8 H" i9 U8 U
信号完整性问题。
0 a" @/ ~4 i# i- p4 Q1.1信号完整性的起因
1 I) ~5 Y6 S( X% i# f0 Z: B0 a产生信号完整性问题的原因很多,- -般来说总结为以* F0 Y- S; N* }+ C3 g
下几点。# n. S, [7 F/ z% g
首先是高速、高密度芯片的大量使用。- .般来说,在数
% Y. _' ~! r# F0 E# Y字电路中,如果信号上升时间Tr小于4倍传输延迟时间' ~2 b8 N4 {! A [$ K* L; g
Tpd,就会产生信号完整性问题;对于高密度芯片,当大量信" s6 j) K C# v5 q0 }0 T. @# q5 W, ]/ ?/ q) m
号同步切换时,会在电路板的地平面上产生较大的地弹噪
! X2 M5 o$ N3 Z5 P/ s声和同步开关噪声。
1 P; o0 i; t$ t其次,随着电路面积的减小,线间距减小,加剧了信号
; \7 t. B8 D5 `1 o$ O5 T) N& [
: ?1 D$ W7 ]3 ?8 w0 j4 X G& y8 d: e! q0 C& J% P0 I3 X
( L4 h/ b: k' Y' V: L |
|