TA的每日心情 | 怒
2019-11-26 15:20 |
|---|
签到天数: 1 天 [LV.1]初来乍到
|
EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
摘要:本文介绍了使用cadence APD 完成一款SIP芯片BGA封装的设计流程。结合
& c% ~7 [6 I9 D5 u, UCadenceAPD在BGA封装设计方面的强大功能，以图文并茂、实际设计为例说明Cadence1 D1 L, `/ a4 t1 x$ H7 n, K2 {
APD完成包含-块基带芯片和一块RP芯片的BGA封装的设计方法和设计流程。该设计方
2 N) ]$ F- }/ O) @. A/ b @; a0 K/ c法对于SIP封装设计、加速设计周期、降低开发成本具有直接的指导价值。# T/ {6 N! b/ ]' j
关键词: Cadence APD、 SIP 设计、BGA 封装设计' t, M( Y8 Y, \( o8 b. V% u a
1引言
* B6 l5 p/ U- `4 f" W! q8 e7 r: ~0 }4 Z随着通讯和消费类电子的飞速发展，电子产品、特别是便携式产品不断向小5 v5 I) Z4 S' w8 c/ w+ ~
型化和多功能化发展，对集成电路产品提出了新的要求，更加注重多功能、高集' q. K4 _" i( z6 Q: K; O
成度、高性能、轻量化、高可靠性和低成本。而产品的快速更新换代，使得研发; w" {7 W w6 g1 S
周期的缩短也越来越重要，更快的进入市场也就意味着更多的利润。微电子封装4 W# f! b' t2 F8 S
对集成电路(IC) 产品的体积、性能、可靠性质量、成本等都有重要影响，IC
5 W6 G7 L$ r. Z成本的40%是用于封装的，而产品失效率中超过25%的失效因素源自封装，封
! W4 r. P- X, l( [4 x0 ]2 w装已成为研发新一代电子系统的关键环节及制约因素(图1.1)。系统封装(SiP)+ _% S8 Z' a' E% ~3 o
具有高密度封装、多功能化设计、较短的市场进入时间以及更低的开发成本等优
5 A& N, Q' t3 ~' o" N势，得到了越来越多的关注。国际上大的封装厂商如ASE、 Amkor、 ASAT和
! b5 s& K6 a: E; p- K" bStarchips等都已经推出了自己的SIP产品。5 q% L* z8 u' @& {3 D
4 u* n2 V4 r5 G$ Z/ G6 l
8 n- @8 @" a* K9 B! [: C% s
|
|
[复制链接]
/1 
发表于 2019-12-27 10:14
收藏
淘帖
支持！
反对！
hhhhhh! t- J7 D" R. S: @0 d8 j