TA的每日心情 | 怒 2019-11-26 15:20 |
|---|
签到天数: 1 天 [LV.1]初来乍到
|
EDA365欢迎您登录!
您需要 登录 才可以下载或查看,没有帐号?注册
x
摘要
# E. U7 ~. e- n3 D在解决方案中使用WLP ( wafer-level package )封装技术可以减小器件整体尺寸和降
+ `7 y: b% n$ ~5 H; F低设计成本。然而当使用WLP封装IC时, PCB的设计就变的复杂,在设计中假如粗$ z9 j$ a0 T! r4 [
心大意,那么这个设计可能出现问题。本文将介绍PIN 间距为0.4mm和0.5mm的
! b8 p i9 a3 N+ ^6 pWLP封装IC,在PCB设计时的注意事项。+ o o- n5 p9 d+ n
简介/ v( B$ c1 m! z* h) H- D; ^' i. @
当设计一个系统级电路时, PCB生产制作的费用是永远躲不过的,但是我们可以使用; `9 t% G1 i) A4 l% @/ _
小封装IC (例如: WLP),来压缩PCB面积,从而节约成本。
( o& X4 K4 P7 w |; y0 T( zWLP封装比之前的封装都要小,因为它们没有焊线( bond wire一硅片到基板的连接
3 z- G" u& S1 P5 d$ o) K2 u- D线),而是直接建立在硅片上的,如图1、图2所示。这种封装技术即节省了开发周. e7 V/ l6 S- P8 M8 l/ G9 M3 P% ]( \- ]
期又节省了封装成本。然而,为了最小化PCB成本,在Layout时需要进行更多的考虑。8 @' }$ F: \1 \; c. v' c
本教程就介绍了WLP的Layout技术,遵循本文档技术要领进行PCB设计,可以降低+ _5 r+ L* V1 t# ?
风险,使系统更加稳定。' ]: u5 y) u8 B: }! g4 S1 l* n# X
9 y: V+ }, m4 F6 i2 w
8 O: h/ |/ k& M; V, W- K4 z q |
|