急问,,为什么只能顶层布线!!!???

三三

新手上路,LOGIC画了一原理图,ECO2PCB后只能在顶层布线,加过孔都加不了，ＥＣＯ文件里好象只有顶层是有效层，，为什么这样？？怎么解决啊？？附：MODIFY_GENERAL_RULES* ROUTING
HIERARCHY_OBJECT PCBCB
LENGTH_MINIMIZATION_TYPE TOTAL
TRACE_SHARE ON
# c3 p/ G9 h0 w% m2 dVIA_SHARE ON
AUTO_ROUTE ON
RIPUP ON
SHOVE ON
, g0 `" i0 m3 M  D5 Q4 O" VROUTE_PRIORITY 3
MAX_NUMBER_OF_VIAS 0
) Z; L# B( L- J( v. _8 a3 ?VALID_LAYER Top
. c% V  F- t2 i- C8 n& Y  N9 OVALID_VIA_TYPE *USE_CURRENT*
SHOVE_PROTECTED OFF

jiney555

我第一次用pads画图，以前都用protel，也遇到相同问题！感谢huangyi54321！他的方法切实有效！

三三

谢谢楼上两位！！是规则设置问题，就“huangyi54321”所说， 已解决。
* }6 V9 A' p# Z# k/ H: L是从LOGIC导入就那样了，只有顶层，怎么会那样的。。

yuyengqing

就是这样呀

yuyengqing

在setup中，选layers setup ,然后在elecrrical layers中，
9 ~. u! P! J7 `' r7 D1 ^" P点modify 就弹出一个对话框，下面那一行就是设层的，你想要几层就写几了，想要四层的就写个4
再点OK就又弹出个对话框，这里就是设层的名字的
$ q# e5 H: y' T8 {% k% R在最后一行有写呀new layer这一行，这里可能命名你想要的层的名字比如说可以设TOP BOTTOM GND  PROWER 都可以呀

huangyi54321

试这样设置可以不

yuyengqing

是不是你的层没 有设好喔，看layer definition里面你的层有没有设对。

yuyengqing

看了半天看不懂也：MODIFY_GENERAL_RULES是更改普通规则，后面又说什么最小间距，ROUTE_PRIORITY 3，走线优先考虑3，？？MAX_NUMBER_OF_VIAS 0，最基本过孔是0：
VALID_LAYER Top有效层是TOP层：VALID_VIA_TYPE *USE_CURRENT有效过孔类型是你现用的
9 s7 ?5 D; a( E) Z( {SHOVE_PROTECTED OFF 自动推挤是关闭的。
5 S) j9 H1 W3 s8 p$ d0 N: q: }: q是不是你的层没有设好喔，你layer definition,里面的把层设好看还不会出现这样的。