|
|
EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
本帖最后由 mytomorrow 于 2019-9-23 09:48 编辑 . v9 \& X9 W1 u& w; \& o
5 a! M8 r; O! J8 B9 saltium Designer18中如何对DDR3的数据和地址线进行等长线和蛇形走线, g1 o; z0 N+ E3 e1 u) B5 _
2 i7 }( q+ b* EPCB布线中为了满足差分的需求需要布等长线，为了满足高速时序的需求需要布蛇形线，下面以布SDRAM的地址线为例来说一下布蛇形线的过程，等长线同理。
: F1 m6 ]$ z" Q9 @$ P" H' F8 X, p1 M9 q' M
1、首先要为所有要画等长线的网络，放置上类 s& V; E* o. S1 B$ }
& J( {+ Y! Q! B" w8 ~
# a, @3 {8 W7 H3 I4 S, o; o
1 ~) V* ^" E1 q" P2 s+ N0 f# M类的属性，按Tab键进行设置。名字无所谓，只要“Value”相同就行。
3 N& Q9 ^% `0 b* \. s A7 Q- E) p9 U/ D* c/ U
; B. ^! \1 X/ `6 d6 S
- ?3 p; R1 A; e3 R2 f5 C
8 M5 q% w8 f/ I* E/ q% O( G) _; y
! ~6 v7 h% b* y' C+ I
' R& A& H4 f& c+ C |
|
/1 
发表于 2019-9-23 09:37
收藏
淘帖
支持！
反对！
