请教个关于PCI Express信号阻抗控制的问题

qq451356924 · 发表于 2019-6-24 15:46

EDA365欢迎您登录！

您需要登录才可以下载或查看，没有帐号？注册

x

看了一个关于PCI Express Layout gudie的文档，其中关于阻抗的要求PCI Express link traces must maintain 100 Ω differential / 60 Ω single-ended impedance
for 4-layer or 6-layer boards; and 85 Ω differential / 55 Ω single-ended impedance for 8-layer or 10-layer boards. 为什么PCB板层不一样会有不同的阻抗要求？

hhhq2008 · 发表于 2019-6-24 19:26

参考层不一样

topwon · 发表于 2020-9-29 11:06

我猜是层数多了，层间距小了，要满足原来的阻抗要求就可能导致走线太细，不能满足工艺要求，所以适当地降低阻抗目标值来保证有足够的走线宽度。。。。。

huo_xing · 发表于 2020-9-29 10:57

这个主要是方便布线吧。4~6层主力布线层是top/botm。
可以去看下阻抗，85Ω在表层线宽/间距会很大。100Ω的会好很多。

EDA学生007 · 发表于 2022-7-28 14:38

qq451356924 发表于 2019-7-22 13:13
; Q E9 P* a2 k0 H3 S这个文档

666666666

diff · 发表于 2022-6-16 10:37

这是个好问题，主要是在强制叠层和线宽间距的情况下，8层板厚度减少，阻抗变低

diff · 发表于 2022-6-15 10:58

张湘岳发表于 2019-7-22 19:35- L5 s! L f1 p$ ]5 y5 z0 q* \) f
供参考。

就这？ok吗

diff · 发表于 2022-6-15 10:55

完美

liumo163 · 发表于 2021-11-22 15:36

好帖子啊，学习啦

liumo163 · 发表于 2021-11-22 15:35

好帖子啊，学习啦

szkalwa · 发表于 2021-4-19 14:50

以前做的4层板只记得做的100欧姆。。。

shellfirelin · 发表于 2021-4-12 14:40

阻抗不匹配对高速信号没影响吗

zxcvb110 · 发表于 2021-4-9 11:56

学习学习

yushang006 · 发表于 2020-11-10 15:54

我觉得是综合考虑的结果吧

随风飘远 · 发表于 2020-11-9 13:08

哪位大神来讲讲

期待珍惜 · 发表于 2020-11-9 08:58

谁能给个答案吗

顾正东 · 发表于 2020-11-7 15:55

降低阻抗后，负载变重，抗干扰能力要强一点吧。4到6层板布线都在外层，可能需要考虑抗干扰能力。

peiyuanqing · 发表于 2020-11-6 15:02

电视

帐号		自动登录	找回密码
密码			注册

请教个关于PCI Express信号阻抗控制的问题

EDA365欢迎您登录！

浏览过的版块

推荐内容 /1