高性能高可靠性倒装芯片的互连新技术

amao

: B, j3 z$ d' E; f3 O( \. k 高性能高可靠性倒装芯片的互连新技术.pdf (1.73 MB, 下载次数: 8)

2019-4-2 08:40 上传

点击文件名下载附件
下载积分: 威望 -5

+ b# G( c6 V. y8 c; _+ d电子器件的市场趋势
* H3 _7 u# M( E+ X5 d) C& X当前，电器和移动AV设备市场上，智能手机和平板PC成长迅猛。智能手机的全球销量从2012年的6.5亿部
% e% D7 @( l/ a9 h* P  c8 R增加到2013年的7.9亿部。预计2015年将达到10亿部。类似地，PC的全球销量从2011年的1.2亿台增加到
2013年的1.6亿台。预计2017年将达到4.2亿台。这些移动设备要求一年比一年更高的性能、更多的功能和
更低的价格。所以，用在CPU、GPU、DSP、AP和RF中的半导体产品规模更大，速度更高、更加密集。
为此晶圆工艺技术正通过加大晶圆尺寸（即从150mm扩大到300mm或400mm）减少成本，并通过更细的
工艺图形（即从90nm到65nm、45nm、40nm、32nm和28nm）改善至更高的集成度、功能性和速度。故
1 }) p' {: g# ?; t5 K; o- V* k2 p9 f与此同时要求更高的电路密度、更高的性能和更低的价格。
1 V- M  ?% ?' d5 g: P对于集成度较大和速度较高的LSI的成熟技术，有必要开发采用低k材料的隔离技术。但为了满足这些高性
能，由于用多孔和多层结构，隔离变得越来越薄。结果，LSI就变得易脆。另一方面，为了满足高速要求，
  K8 \; y0 x6 n1 cLSI的电流不断增加。除了芯片尺寸不断缩小外，热密度和功耗也不断增加。所以，对于未来的半导体封
9 R* @* X5 q& o7 {: o$ M8 i1 I装，要求解决这些问题，即层间介质的易脆性、高热、高速和低价格。半导体工艺未来的设计规则将进入
$ \/ ~: p/ U0 I* i9 u20nm一代或其下，这将更加脆弱得多。
& k6 V) `. U, c: A5 ~" S8 ?$ y20nm一代要求的封装技术
下一代20nm要求的规范为：
低应力，为了易脆低k层
高热辐射≥5W，为了高性能LSI
高速度≥10GHz，为了高功能性  

0 D5 l! P7 c: ]* N6 y

sp507

感谢分享

robert5935

感谢分享

sip2050

看看

xiao9527

先学习学习

zy21

感谢分享

yingzhang

这个材料用来写文章还不错