找回密码
 注册
关于网站域名变更的通知
查看: 2695|回复: 5
打印 上一主题 下一主题

请教SDRAM等长布线?

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2009-4-28 22:46 | 只看该作者 回帖奖励 |正序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
现在布线布到SDRAM了
, i, g) |) e  a: X7 a想请教下:; K7 B* C2 d" q$ p3 b( S( ^
1:数据线、地址线、控制线 哪一组对等长要求比较严格呀?
+ g8 w1 x2 U/ p! X5 J. {9 n2:数据线、地址线、控制线、时钟线 布线的长短关系式怎么样的呀?
1 R0 ?# l. s+ t4 [( z3:DSP到两个SDRAM的数据线 地址线 控制线是在各个SDRAM处等长呀还是两个SDRAM处都要求等长呀?
& e9 k+ v1 u+ ]0 d! @# K    比如D0、D1到SDRAM1,D2、D3到SDRAM2,这样的话是D0、D1相等呀还是要求D0、D1、D2、D3都必须要相等呀?
& {/ s& x! m- h    那么地址线 时钟线 控制线也和数据线的要求一样吗?
3 D" ]( u8 j& g; E# ~1 a4:在走线中间加的匹配电阻应该记入等长线里面吗?该如何计算?; |* {: ]# o1 h! J
5:等长线是引脚到引脚间的长度吗?

该用户从未签到

6#
 楼主| 发表于 2009-4-29 15:10 | 只看该作者
SDRAM不需要考虑等长问题,除非你的走线特别长(>4000mil)。别把问题复杂化。而且千万不要认为涉及到高速数字信号就是等长问题!/ s. F+ y$ U/ Z- h$ ~
_hhh_ 发表于 2009-4-29 14:52
7 {4 a/ i2 X6 [! {# K+ t2 W/ E
所有的走线都不考虑等长吗?
头像被屏蔽

该用户从未签到

5#
发表于 2009-4-29 14:52 | 只看该作者
提示: 作者被禁止或删除 内容自动屏蔽

该用户从未签到

4#
 楼主| 发表于 2009-4-29 09:39 | 只看该作者
有太多的疑问,感觉你没有理解芯片的工作方式,建议你还是先学习一下芯片的时序图,要不等你调试的时候也很郁闷。
6 {0 j) F' A  B$ `* W# e1 Rliqiangln 发表于 2009-4-29 09:14
: ^* |$ _" o: O3 w! _% Y, \% Z! f6 ^
谢谢" Q2 E9 n0 o( A4 f) ~% D
能不能说的详细点呢

该用户从未签到

3#
发表于 2009-4-29 09:14 | 只看该作者
有太多的疑问,感觉你没有理解芯片的工作方式,建议你还是先学习一下芯片的时序图,要不等你调试的时候也很郁闷。

该用户从未签到

2#
 楼主| 发表于 2009-4-28 22:47 | 只看该作者
关于这点有太多的疑问了
- Y& f; ^4 ~6 z希望大家多多指点" }* M! @0 {: e  }& }  z" v
谢谢+ Z0 S) e$ h. Z9 `  x5 L
讲的越详细越好
! z/ j6 K1 s; M' ~谢谢
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-11-23 02:02 , Processed in 0.156250 second(s), 25 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表