CLOCK是否有必要包地？

may

最近做一个案子遇到一个争执不下的总题：
* g& w% R# t( j5 S6 a就是CLK线是不是要包地，（也就是高速信号线）
$ S% K8 N6 U1 j0 C$ r: G4 r逻辑坚持要将所有线，每一根都包地，
1 h0 b! ?, x4 @. K3 BEMC说不要，
最后是逻辑赢了，
, T( R5 d% B% R* K/ |3 E
但是我就是想问，倒底包地好不好？
/ A. y1 V# B8 l6 L; e这知道坛子里有好多做仿真等高手，
. ^( |$ e; D% A  B/ a) S请问有没有考虑过这个问题？？

yun

看来又是一个以年纪论经验的案例了，呵呵，个人认为，有参考平面就遵守3W规则足以！

chunhuai

地上打过孔的间距一般留多大？

ttt101jr

有空间就将几根关键信号包地，注意地线与信号线的距离，且地线要均匀打上GND via孔，若没空间就不要包地了，实施3W原则即可，前提是有参考平面。最好是将关键高速信号线走在内层即走成带状线，这样对于EMC好。

marksman

公说公有理，婆说婆有理，只要不出事，大家都有理.........

lisaliang0520

逛论坛收获不小，谢谢各位大侠的耐心讲解！

yxx19852001

但从实际使用上来说，包地是很实用的，但是地线到信号线的距离控制是个比较棘手的问题，因为信号线的阻抗都是对地的，太近了肯定会影响信号线的阻抗，对阻抗匹配有比较大的影响，所以在做包地处理时要特别的注意，不能太近

eric58

包地也有包坏了的～～～，大多数情况下不用包
. t* B0 r) i- h- ^带状线不用包，微带线看EMI要求包。注意间距，包地线太近会影响阻抗的。

newone

不错，领教了

mxic

同意这个，很多人 方式和目的 都搞混，千篇一律照搬书读死书，呵呵，当然对于那些对电路理解不深的人也有好处，只要接 地 怎么都错不了多少。
$ C8 s* s. t+ v) R5 `

包地只是方式，不是目的。真正目的是为了使地的回流路径最短化，以减小EMI辐射，个人认为在包地之前可以考虑多打地孔，与其它的讯号线保持较宽的SPACE
* z% Q6 T4 \% [. c  ~. gskying 发表于 2009-2-3 10:49

skying

[b]包地只是方式，不是目的。真正目的是为了使地的回流路径最短化，以减小EMI辐射，个人认为在包地之前可以考虑多打地孔，与其它的讯号线保持较宽的SPACE

pcbdesigner

对于有参考地平面的可以不包，保持3W的space应该不会有什么问题，如果没有参考地平面，从信号回流上考虑，还是很有必要包地，高速时钟信号的回流路径会沿信号路径返回（因为高速信号以感抗为主）对它进行包地起到很好的信号回流作用。

andy1107

对于CLOCK，我觉得还是要采取包地，这样就会给CLOCK一个很好的地平面，以保证CLOCK正常传输。也可以避免一些EMC问题的出现。

yun12

综合考虑  原则上讲 包地更好些 单一定要可靠接地

frankyon

但是多少线能这样做呢, 面积毕竟有限!
所以在设计的时候考虑最多的是包单一地线和空出间距到底哪个好!???

jacksonwxm

我是做PC主板的，主板上100M包含以上的CLK多了，CPU CLK目前最高到了333MHz，还没有见过讲CLK包地的，
我们板子上唯一包地的地方是RGB三根线。
7 R( t* }/ T! i其实只要W:S控制的好，加上少打过孔，不走脏的地方，基本不会有什么问题了。