|
|
本帖最后由 Vincent.M 于 2009-3-27 14:40 编辑
. f1 y6 }' \2 {# E2 ]在通过电源和地路径的电流发生变化时,在电源路径和地路径的阻抗上将产生一个压降。这个压降就意味供给芯片的电压减小,可以看着是电源与地之间的电压减小或塌陷。
9 O: M$ Y5 ?! \! f5 @7 R/ T但是怎么样能够减小这个噪声,难道就只有使电源路 ...
- Z \5 W$ N/ D7 X% l& G" eeven_zhou 发表于 2009-3-26 10:00 ![]()
0 {* g5 ^7 b' C9 c$ G" h! l7 p+ Z5 o这个问题不好回答,最好有实际经验,根据情况来逐个分析并提出解决方案,我的经验也很少,以下是我个人的总结!0 d, q! W7 V1 p
增加旁路及去耦电容:# g. G' L7 n4 u) x/ a! k8 c4 y/ `
1、不同等级的电容稳压:Bulk电容为存在大量慢充放电电压的区域稳压,小电容提供少量快充放电区域的稳压
6 @2 v! G/ S+ ~4 s2、不同电容值的去耦电容:低频去耦、低ESL的高频去耦电容。去耦电容要紧靠IC与电源层及地层的连接部位。
2 l7 l7 m/ v, m7 l7 `4 E9 ?! C( @
过孔:
* ^& \$ F' X* P( C0 A1、尽可能的少用过孔' u7 D- l. ?4 _( ^
2、如果必须用过孔,在过孔反焊盘不产生内电层开缝的情况下,过孔之间要紧挨着,以增加过孔间互感,从而减小电流回路总感抗1 k( E" O4 }! a% u6 C0 n/ `8 ?
5 L' }. _( C0 i- u9 z电源和地层的分布:
5 C& K- _. }, i: I2 o* k1、以增加层间固有电容的原则设计层叠方案,即产生低频去耦作用
, r; G% C1 U' V2 B" Z2、减小层间谐振阻抗:减小层间距、增大ER、增大介质损耗
" @: }- J6 Q6 D1 s: M/ c' Z6 y' z5 D! X9 A: `3 B. v9 J
IC:$ I( a+ D# ?9 }: ]
1、选用低自感的ic封装
; R4 W- E! _5 E! H2、少用IC插座$ s( U- J; i. k1 x
3、选用多电源管脚的IC |
|