找回密码
 注册
关于网站域名变更的通知
查看: 421|回复: 1
打印 上一主题 下一主题

LPC2103之PLL寄存器

[复制链接]
  • TA的每日心情
    开心
    2019-11-20 15:00
  • 签到天数: 2 天

    [LV.1]初来乍到

    跳转到指定楼层
    1#
    发表于 2018-10-26 13:02 | 只看该作者 回帖奖励 |正序浏览 |阅读模式

    EDA365欢迎您登录!

    您需要 登录 才可以下载或查看,没有帐号?注册

    x
    LPC2103之PLL寄存器

    0 o. d# |9 \/ o5 r+ ^
    ' h: L. I9 ?+ O7 z) ^
    PLL Control register (PLLCON - 0xE01FC080)
    寄存器位
    信号名
    功能
    复位值
    0
    PLLE
    PLL使能位,为1时使能PLL功能5 m* j# z$ }8 K) z  U
    0
    1
    PLLC
    PLL连接位,为1时将PLL输出时钟连接作为处理器时钟! [1 e* b6 F: T( s, C$ ^! v) P  `
    0
    7:2
    保留位2 ^: B# N- y" K2 F6 c
    NA
    PLL Configuration register (PLLCFG - 0xE01FC084)
    寄存器位
    信号名
    功能
    复位值
    4:0
    MSEL
    PLL倍频系数
    ' y+ M$ Z9 }( u6 W4 Q
    0
    6:5
    PSEL
    PLL分频系数. M5 x- {, Y. Z) |5 q& j& x
    0
    7
    保留位0 L/ I* s0 c, n0 O6 l
    NA
    PLL Status register (PLLSTAT - 0xE01FC088)
    寄存器位
    信号名
    功能
    复位值
    4:0
    MSEL
    回读PLL当前倍频系数
    0 c' m2 s9 n- e$ k. w
    0
    6:5
    PSEL
    回读PLL当前分频系数# q5 p% r: A' [5 @' ~
    0
    7

    6 D) _; Q) H* J4 {9 B
    保留位
    : v% t+ t+ w5 L" g# m3 e
    NA
    8
    PLLE
    回读PLL使能位: J: G# O  z, y9 m; b
    0
    9
    PLLC
    回读PLL连接位
    ; C* n8 w  ?* x: R0 T$ J
    0
    10
    PLOCK
    反映PLL锁存状态,为0PLL未锁存,为1PLL锁存在要求频率4 q; w. Q3 U. H: ?0 l& C
    0
    15:11
    保留位
    9 {( v2 z) v. R$ t  {
    NA
    PLL modes
    PLLC
    PLLE
    功能
    0
    0
    PLL关闭并且未连接6 R, ]1 X/ U( V  B0 v0 ^; N7 U- j6 c
    0
    1
    PLL激活,但未连接。可以在PLOCK置位后被连接
    6 l: b8 o: K4 H: H
    1
    0
    00组合/ t" N( Z/ o8 o0 f3 n7 P& T2 b. D
    1
    1
    PLL使能且被连接作为控制器时钟
    7 p; `$ }) ~* a  b* n$ m! u" U, s- T
    PLL Feed register (PLLFEED - 0xE01FC08C)
    要使PLLCONPLLCFG寄存器的当前设置有效,必须先后向PLLFEED寄存器写入0xAA,0x55(此操作作为PLLCONPLLCFG设置信息的锁存信号,在此锁存信号到来前PLL当前的设置不一定是PLLCONPLLCFG寄存器的设置)。
    ; d. t. o& y, L% }
    PLL and Power-down mode
    Power-down模式自动关闭并断开PLL连接,Wake-up后不会自动恢复PLL设置,必须软件重新设置。
    ! T1 D% E7 F7 @: G/ m* ]
    PLL frequency calculation
    FOSC 来自外部晶振的时钟频率
    FCCO PLL当前控制的晶振频率
    CCLK PLL输出频率(也是处理器的时钟频率)
    M PLL 在PLLCFG寄存器中设置的MSEL倍频系数值
    P PLL 在PLLCFG寄存器中设置的PSEL分频系数值

    : z& g7 w9 c2 Y1 x" b  g/ A$ L
    CCLK = M × FOSC 或者 CCLK= FCCO / (2 × P)
    FCCO = CCLK × 2× P 或者 FCCO = FOSC × M × 2 × P
    FOSC 的频率范围是10 MHz 到 25 MHz
    CCLK 的频率范围是10 MHz 到 Fmax
    FCCO 的频率范围是156 MHz 到 320 MHz
    ! A+ z$ m/ j, u( r% o
    PSEL
    P
    00
    1
    01
    2
    10
    4
    11
    8

      Z' k7 W% W7 i9 y
    MSEL
    M
    00000
    1
    00001
    2
    00010
    3
    ……
    ……
    11110
    31
    11111
    32

    ! r: |5 B: ]9 r1 K% n' k
    APB divider
    APB分频器决定了处理器时钟(CCLK)和外设器件时钟(PCLK)之间的关系。APB分频器有两个作用。' p* o6 [" B* \4 ?, u3 I
    首先,提供APB总线需要的外设PCLK,以使得它们能够在ARM处理器选择的速度工作。为了达到这个目的,APB总线也许放慢到处理器时钟的一半或者四分之一。( M% R" U. I+ j) V( C9 [
    其次,当应用中处理器不需要外设工作时,APB分频器允许进行省电模式。
    ' G$ u) d1 j. Q3 \$ KAPBDIV寄存器,R/W,复位值为0x00,地址为0xE01FC100。' [. Q: s& ^9 l1 w2 X. c" R
    寄存器位
    信号名
    取值
    功能
    复位值
    1:0
    APDIV
    00, l; Z0 C' c. X
    APB总线时钟为处理器时钟的1/4
    ; Z7 _+ ]$ u  n1 ~7 y
    00
    01
    ! {7 N8 E5 S# v) F4 Y! ?3 ^- p8 d  E0 R
    APB总线时钟和处理器时钟相同
    1 |, F- H: G& V+ ~1 B
    10
    , V( Y! o6 H& K7 O
    APB总线时钟为处理器时钟的1/2+ B! l9 G# I- H& z  G) v) d
    11$ Y. J2 H2 v( x' t6 b# g7 X
    保留( \# B, I$ K) t6 I' k
    7:2

    - H/ G9 S  O4 l2 q
    保留: U* ~, V5 Z2 l3 a

    7 F. V9 Q5 O& H# n' K5 W' A
    8 |7 k3 O; p' n  H
    * b; c( H9 @* R! Z
    ) I: ~% q1 N' V
    您需要登录后才可以回帖 登录 | 注册

    本版积分规则

    关闭

    推荐内容上一条 /1 下一条

    EDA365公众号

    关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

    GMT+8, 2025-11-25 01:08 , Processed in 0.156250 second(s), 24 queries , Gzip On.

    深圳市墨知创新科技有限公司

    地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

    快速回复 返回顶部 返回列表