|
|
EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
“XX工，麻烦你把这组数据线的间距调大一些，我担心串扰会比较大”6 S' u6 q! s2 w: A; P
; y0 ?% R6 W* K! r$ j
“间距我已经按照3H处理了而且布线空间也没办法调整了”
0 L4 t4 I+ y+ o# O2 M% D+ K
! k) y7 t% R/ m- [# v4 {, g“这个DDR4是要跑2400M的，麻烦您调整一个合适的间距，尽量不要出问题”
) i: T# n, e9 E! h* s
, e- m2 n/ m8 a! T% ^但是怎样才是合适的间距，在layout工程师眼里一直都是一个玄学的命题，只能放飞想象的翅膀，而不是一个可以用数字量化的结果。就好像串扰，也是一个抽象的世界，所以每每遇到这种问题，大家就只能佛系一点啦。
) H9 j" l; {4 l$ l0 j( u }3 J$ G$ J
8 g, v3 s% v u" t5 O! t对于串扰，我们可能了解是怎么产生的，以及变化的趋势，但实际上，在遇到间距太近没有空间调整，或者双带线层叠的时候，我们能做的就是尽量拉开间距，却没有太直观的办法评估多大的间距会是比较合适的。在没有测试参数，没有仿真结果的情况下，是不是只能靠拍脑袋了呢？此时，allegro17.2中的功能——线间耦合串扰分析“duang”就适时出场。这个功能可以帮layout工程师去衡量间距和串扰之间的平衡，用具体的参数告诉大家，怎样的间距才是合适的。还是一样用一个例子来说明新功能的实用性。
! n9 p! B! C+ e8 ?0 U- F3 x( Y8 r- b3 x6 v" U7 H' [
如下图所示DDR3信号，工作频率为1600Mbps，按照客户要求设置了比较严格的等长要求±5mil，由于空间的影响，部分地方间距压缩到5mil才能完成时序等长，这个间距和我们平时的设计规范是违背的，这种时候就需要准确的数据，用严谨的态度去说服客户修改等长要求，下面我们用线间耦合串扰分析去看一下5mil的间距对于信号的影响大不大。8 x& N$ h4 l9 o" @9 h
|
|
/1 
发表于 2018-9-1 17:08
收藏
淘帖
支持！
反对！