不同的多层板层数为什么阻抗可以不一样？

we167527

拿PCI 标准来说

3 {9 N, `) |5 V- w6层差分100ohm。8/10层就减少到85欧姆了？这怎么计算？有什么规律吗？还是那100ohm还做也没关系吧？

! Z9 ]/ T" Y4 M/ G" _8 `7 n1 ]  _/ e: T

we167527

ykwym 发表于 2018-7-25 09:22
那个差异几乎可以忽略不计。

噢~

ykwym

we167527 发表于 2018-7-24 19:31
) I* v$ G6 |- u是不是可以理解为是为了妥协！
100Ohm的。做85Ohm是为了更容易制作。
1 `' r7 R& [' @( Y& g1 T) F但是100Ohm信号比85差不了多少。 ...

8 _6 [; B; J, Q" X那个差异几乎可以忽略不计。
: a  U8 k$ ~. K) X

we167527

ykwym 发表于 2018-7-23 09:54
& Y$ c  J9 V9 }当然可以100OHM，不过你会发现更多层的时候85OHM更容易实现。

! K5 X) {* F% R# s7 b' @" e是不是可以理解为是为了妥协！
; a8 p& B0 i( ?; L! j% R1 N100Ohm的。做85Ohm是为了更容易制作。
但是100Ohm信号比85差不了多少。但是会比85Ohm好？

ykwym

当然可以100OHM，不过你会发现更多层的时候85OHM更容易实现。

we167527

Aubrey 发表于 2018-7-19 10:58
这个跟DDR3到底要走fly-by拓扑还是T型拓扑结构的选择道理一样，有专门的说明就按要求来协议规定确实是这 ...

我想问这是为什么？
  Y" ^4 i" |- q% i! C- g为什么要怎么做阻抗？

Aubrey

we167527 发表于 2018-7-16 08:15
谢谢！这个贴没回答为什么会不同层数。设计的阻抗要不同呢？
单根50欧姆。差分100欧姆这难道不是固定的 ...

. X/ X- X9 O) N$ [' Q这个跟DDR3到底要走fly-by拓扑还是T型拓扑结构的选择道理一样，有专门的说明就按要求来协议规定确实是这样：

% s0 [: L) A2 k7 j* |5 h PCI Express layout guide.pdf (491.08 KB, 下载次数: 1)

2018-7-19 10:57 上传

点击文件名下载附件
下载积分: 威望 -5

, C9 B( ?; G( H
# ^" u& ~: A8 c: a9 {" ?

qq8649

学习一下

we167527

Aubrey 发表于 2018-7-13 19:14
先把这篇看懂
8 c# D  z, b+ a' u, q+ a6 @  U- Shttps://www.eda365.com/forum.php?mod=viewthread&tid=55684&highlight=POLAR

7 c& k% s- J5 D+ H" i谢谢！这个贴没回答为什么会不同层数。设计的阻抗要不同呢？
5 \% I$ _2 F5 b; l' o单根50欧姆。差分100欧姆这难道不是固定的吗？

- k; u, R' g, `& @" @& C, R2 B3 q

we167527

V-zhong 发表于 2018-7-13 15:19
! E. {% O; Y2 c6 D阻抗跟层厚有关哦

请问具体是为什么？该如何计算呢？
" T1 U! \- O  q/ j; G1 B一般不都是规定单根50欧姆。差分100欧姆吗？

Aubrey

先把这篇看懂
0 `3 K$ V% I" E2 T  U8 u% ohttps://www.eda365.com/forum.php? ... amp;highlight=POLAR
$ e# C7 u* e* s- d

V-zhong

阻抗跟层厚有关哦