|
|
EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
我在画ATMEGA32的part时,定义好了管脚,保存时出现 Warning: Duplicate pin name on Gate A - Logical pin 5 - Pin name VCC* |. c! J+ A, i8 ?0 T) N! q
( l; C8 J# V% h/ z4 m& x9 L. N/ k
其意思就是我的定义的管脚名有重复了.以VCC为例.
' s# W! p: a: _' C E% [% u3 y2 o& ?, \2 O: o: E3 V/ e$ |) W
! H: L- S9 \/ k3 z7 i) ]
解决方法:3 o; k$ m8 U; y0 m* ^3 G2 h
0 r, }4 [ _/ Z6 J" M
1 将原为VCC的管脚分别定义成VCC0,VCC1,VCC2,以让其不再重复.: L% v; b2 K4 |1 J
3 T) I! G1 ^2 c. Y1 K
; S v& x, e+ M" D$ o6 p请问各位同仁是否还有其它方法?
! o7 d3 c, F( i# n( A B
1 \3 z: r& C" _2 E( f( L" m, P" W# w) g+ u$ i) @) X
|
|
/1 
发表于 2009-2-8 12:08
收藏
淘帖
支持！
反对！
楼主