请问DDR2时钟、地址和DQS线长度的相互关系

hispeed · 发表于 2008-1-7 17:00

EDA365欢迎您登录！

您需要登录才可以下载或查看，没有帐号？注册

x

请问DDR2时钟、地址和DQS线长度的相互关系，先谢了

lililu · 发表于 2012-7-25 17:59

有哪位高手画过DDR3的PCB，指教一下，

yejialu · 发表于 2012-4-27 17:56

布线考量时序和SI方面就可以了。

babadashagua · 发表于 2012-4-17 16:12

只能飘过

ai小叶 · 发表于 2012-4-17 14:05

牛人很多啊！受益匪浅

cccccc32 · 发表于 2011-8-26 16:09

wjzter 发表于 2011-7-28 17:43
4 d* V- n! R: r2 RDQS参考CLK，CLK一般为差分，DQ 8位一组参考对应DQS，DQS组内等长比较宽，其他没啥，之间误差按速率可以自己 ...

到处都能看到牛人留下的痕迹，这里牛人更多！！！！！！

wjzter · 发表于 2011-7-28 17:43

DQS参考CLK，CLK一般为差分，DQ 8位一组参考对应DQS，DQS组内等长比较宽，其他没啥，之间误差按速率可以自己算的
地址要求一般会高点，全部等长，挂的ddr多了，还要仿真下拓扑，常见的两片一般T型，另外什么cke之类的也要加进去，实在不懂参考ddr的手册，上面都会写很清楚的

jang2lin · 发表于 2011-7-28 17:22

有谁有DESIGN GUIDE吗？上传一份看下吧谢谢！

1_home · 发表于 2010-1-27 15:43

讲的太好了，十分感慨

may · 发表于 2008-3-23 19:47

去啃DESIGN GUIDE去

szkalwa · 发表于 2008-3-22 00:21

谢谢各位高手￣￣，目前也在做ddr案子。。。

amao · 发表于 2008-3-18 22:11

想超频就使它们等长（有效窗口变大），一般就不用太注意（50mil-100mil）都可以。可以通过环回时钟调试。

hispeed · 发表于 2008-1-22 13:47

OK，这里面学问真是不少，非常感谢各位，现在layout已经完成，等产品出来，一定重谢各位。

violet_vvv · 发表于 2008-1-22 11:39

提示: 作者被禁止或删除内容自动屏蔽

forevercgh · 发表于 2008-1-18 08:10

原帖由 sleepyingcat 于 2008-1-10 16:26 发表
9 ^( w) G3 n& ?- N+ B3 ^) D' E3 g' Y这个要说起来不是一言两语能说明白的。
+ J8 t6 j! `% z7 F+ L要想找到这些信号之间的关系，首先要先明白工作方式，是同步模式，源同步模式还是其他的模式。
" {1 _" I3 k' y% O整明白工作方式了以后再来计算时序，通过计算可以得到信号的飞行时间，再将飞 ...

赞同！！！

wycam · 发表于 2008-1-15 16:32

楼上的高手们，能不能指教如何分析ddr的工作方式啊！我正在做这方面的工作，谢谢各位了……

帐号		自动登录	找回密码
密码			注册

violet_vvv violet_vvv 当前离线积分 28 头像被屏蔽该用户从未签到	13^# 发表于 2008-1-22 11:39 \| 只看该作者提示: 作者被禁止或删除内容自动屏蔽
violet_vvv violet_vvv 当前离线积分 28 头像被屏蔽该用户从未签到	下载资料威望不够？点击查看获取威望的N种方法>>
	回复支持反对举报

请问DDR2时钟、地址和DQS线长度的相互关系

EDA365欢迎您登录！

推荐内容 /1