请教一些仿真的问题

huangbin1984

最近刚开始学习PCB仿真，遇到很多不懂的地方，特来请教各位大虾~

1.信号的过冲和下冲：
假设是一个3.3V电压工作的芯片，那么输入高电平信号VIH的MAX值一般是VDD+0.3V，在芯片的DATASHEET中有时候有附加说明允许小于3ns的5V多的脉冲，那么信号的正向过冲允许值应该是3.6V还是3.9V(电源范围3~3.6V)还是5V多的那个值？
5 c2 u5 `( h4 o下冲的要求是不是以不跨越阀值为标准？
/ I  ?6 S/ V( t# J# S0 V
2.时序问题：
SDRAM的时钟信号一般是从ARM或FPGA等CPU芯片提供，而CPU芯片的时钟又是由晶振或钟振提供，那么提供给SDRAM的时钟和CPU的时钟是什么关系呢？两者之间有延时吗？
/ ?! J+ }% _; E7 Y7 X8 D# r
用HyperLynx仿真得到时钟信号驱动端的波形里能看出来Tco吗？驱动端到接收端的Tflight多少才是合格的呢？

5 _# F; {& o( y; M3 |数据总线和地址总线的延时多少才是合格呢？是要建立时间裕量和保持时间裕量大于0就可以吗？

huangbin1984

谢谢两位斑竹的解答~

forevercgh

hyperlynx所能得到的就是buffer delay。
8 O1 L: P( E8 G& K2 mTco是由包含内部逻辑延时的。IBIS反映的只有buffer信息。
/ W; Y# P  h8 k" C' h$ v不仅hyperlynx不能仿真出Tco，其他SI仿真工具也不行
0 X% l) u5 O! t' l当然如果你有spice模型就可以得到Tco。而芯片厂商提供的Tco参数是通过实际测试校准得到的。

liqiangln

假设是一个3.3V电压工作的芯片，那么输入高电平信号VIH的MAX值一般是VDD+0.3V，在芯片的DATASHEET中有时候有附加说明允许小于3ns的5V多的脉冲，那么信号的正向过冲允许值应该是3.6V还是3.9V(电源范围3~3.6V)还是5V多的那个值？：
电平*时间的这种约束的芯片比较少，通常可以按照这个来约束，一般DDR会这样说的。

: h8 o& Z5 b, S) Z, g那么提供给SDRAM的时钟和CPU的时钟是什么关系呢？两者之间有延时吗？
# O+ o' a9 r" p. P6 [2 S：这个给SDRAM的时钟，通常是CPU倍频得到的，就是CPU的系统时钟过一个PLL得到的。
& h/ |5 I# I# c" U2 _

8 r# Z. m" }/ s/ H# R用HyperLynx仿真得到时钟信号驱动端的波形里能看出来Tco吗？： 不能看出来，这个是做信号质量，不是时序分析。
6 S9 ^+ G8 c, \* ^/ j4 |9 e6 E

0 `  @5 O6 u+ b5 V0 f驱动端到接收端的Tflight多少才是合格的呢？这个看你的时钟和数据的关系。
& i) L: v2 ~; d# h
7 o" Z' g; @' L
" Q6 \" i( j( p8 A- H数据总线和地址总线的延时多少才是合格呢？是要建立时间裕量和保持时间裕量大于0就可以吗？ ：这个你要仔细看手册，就是的D触发器采样的基本原理。余量可以等于0.