求《IC封装基础与工程设计实例》第4章的每一小节的工程保存文件

jason1937

请问能提供《IC封装基础与工程设计实例》第4章的每一小节的工程保存文件吗？我照着书本，还是完成不了。
; A+ K. W( L5 N. u2 \2 n& U比如：
( S6 U; k+ z- \  W

) ?7 k& g4 F; |8 l3 [4.12节怎么摆放都有DRC；
) z0 C7 i3 z) x+ C0 O. n- D4.15调整不好交叉鼠线；
% b# A( }" ]. \3 v* G% Y* S....
（可能我太笨了）

! M  K! x: {0 k1 k. v
: V- I( F) n* ~" s, T2 c无法进行下一步，特请高人发布一下文件，谢谢！

alan_china888

有源文件連結嗎

耀Lee

同求谢谢大家~同求谢谢大家~同求谢谢大家~同求谢谢大家~同求谢谢大家~同求谢谢大家~同求谢谢大家~同求谢谢大家~同求谢谢大家~同求谢谢大家~同求谢谢大家~同求谢谢大家~同求谢谢大家~同求谢谢大家~

tank04

有源文件連結嗎?

lgj0810

每一小节的工程保存文件

MaxEnding

同求

yuju

jason1937 发表于 2015-5-29 10:33
4.12节的VSS的Bond Wire 有必要连接到die flag的Bond Guide Line上吗？4.13节的图4-56怎么没显示？

可以不用放置在die flag, 有位置就可以咯。
# F+ L6 V2 @) R7 v! f% _! E, l, ^

yuju

DRC可能使DIE pin之间的间距小于你的约束值， 交叉鼠线存在不代表就不好呀，鼠线是直线路径显示，不要太在意。

jason1937

4.12节的VSS的Bond Wire 有必要连接到die flag的Bond Guide Line上吗？4.13节的图4-56怎么没显示？