请教走线的两个问题

magma1981

1、Depending on the processor's pinout, it may be  difficult to route the processor bus signals on four tracking layer.
; _+ ], G# l3 O1 M" m! T/ ?2、They should be broken out on microstrip and should travel on the same layer for the entire route. One via is acceptable to connect to the CAP.
1 m+ B$ T/ p9 ?
, o, ~+ E% B" e其中第一句中我不明白tracking layer是什么意思？
第二句中的意思我没有完全明白，breakout的意思应该是中断的意思吧？在DDR2的时钟走线需要补偿电容/去耦电容的，但硬件手册说最多只能有一个过孔，那是怎么理解呢？如果要过孔的话，一般都是至少都要双数的吗？

4 y( ?8 D- R8 V  M! h* y/ [请教高手，先谢谢啦

magma1981

哦

我原先的理解跟howsi的说法差不多
4 w. p- M, i# Y% n0 U
只是不确定
" d7 [8 ~/ @  V7 {; D' x& o6 G
谢谢两位

howsi

我是这样理解第二句话的：
他们在应该从微带线引出（也就是，如果芯片在TOP层，那么出pin的线首先从TOP层出来），然后，在板上的主要布线应走在同一层（注意，这句话并不是说主要布线必须跟出pin的线在同一层），在连接电容时，允许一个过孔。
/ q7 r! d3 v: o( C对于这种要求，通常有两种，一是出线后不换层，所有走线在表层走完；
3 d  L+ e' q! F% ~- m>----||--------------->
/ p4 b( m, P* k- y6 O/ T二是出线后马上换层（或连接电容后），在需要连接电容的时候，再次换到表层，然后走完剩下的。
2 q# s4 y9 R' h% \! |>----                             --||-->
" v6 x! v  @; ^( U        |                            |
        --------------------

Allen

（1）鉴于处理器的引脚排列，把所有总线信号布在4个走线层可能很困难。这里的“tracking layer”就是指布线层。
（2）它们应该设计在微带线层，并且在同一层布线。到电容的连接，1个过孔是可以接受的，这里的1个孔是指电容每个pin上的连接允许1个孔。