|
|
这个我深有体会,也谈谈我的看法吧,有不妥之处,请高手教正。$ Z& a' A6 a" J& @6 [ C; u
, d' b# c9 y7 e5 f
最近刚好需要改别人的一个板子,到我手上的资料有原理图和PCB文件。
" r1 w1 y' ]/ R
! B9 d; E' B- B* @( i7 G按照我之前用Allegro+Orcad的经验,改好原理图后,我是肯定是要生成网表,再导入PCB。; R" ] D+ u. D/ E( L3 M
; `% t: x& w% S6 Y- b( ~" |" K7 ^要想成功生成网表并导入PCB,首先是要设置好logic和layout的库。! r' r9 l! [* N6 o( [
' i* x& y3 @! t9 ^( \
但是我没有库文件,所以就从原理图导出part和CAE Decal,从PCB导出PCB Decal,组成一个完整的库。
: u5 {5 L. g5 N0 g. V; |% j8 ?5 l( _ H) p. h M1 L I' l
之后设置好原理图和PCB的库。修改好原理图后,就生成网表,导入PCB。后来发现完全不行!!9 J8 A$ {5 a% L2 T
m, q! O. M! a
生成网表报一堆错,导入PCB又报一堆错,根本不能用啊!!# O% }/ z. b- f
7 f8 {3 G" Q' d折腾半天也不行,后来同事指点用ECO,直接在原理图改,直接ECO到PCB,不管什么库了,就行了,好用的很啊。" Y" F, {# B( @# T4 X
5 R4 v2 `$ m9 d' m7 {7 v, v5 c后来反省,应该是导出库的时候已经是有很多问题了,只是没有报出来而已;
+ x0 `$ a2 |% l' ?( Z3 d6 @
: |; q! v* z. N' h但反过来想,这个也是PADS的库搞得太垃圾导致的。什么PART、CAE Decal等等繁琐概念,而且很多人做库不规范,如此种种,才有今日结果。
6 j4 S3 N' D+ ?& U( I- f8 u1 z" q. s! i8 D. R& J
总结一下:凡是改别人的图,都用ECO;若有新元件,就单独搞个库来放新元件,之后还是用ECO。ECO可以最大程度保持原图的东西,而生成网表就会丢失很多东西。
; }/ _2 b( y; J. X0 J' u |
|