|
|
这个我深有体会，也谈谈我的看法吧，有不妥之处，请高手教正。' y0 h+ I' I; v; ]* K; y% J" a
8 i/ z2 a5 i6 y最近刚好需要改别人的一个板子，到我手上的资料有原理图和PCB文件。
! j3 q' h+ V- J$ O
m& U' f3 R7 u按照我之前用Allegro+Orcad的经验，改好原理图后，我是肯定是要生成网表，再导入PCB。0 G7 H& _/ X" E) R6 u
" f* j4 T( h! ?8 q7 B( y$ t( ~要想成功生成网表并导入PCB，首先是要设置好logic和layout的库。
4 L" W; h; Y+ {& Q/ b# o, Z' u# v( V8 u6 J8 C
但是我没有库文件，所以就从原理图导出part和CAE Decal，从PCB导出PCB Decal，组成一个完整的库。
- y8 X! M& }9 ~; o
8 I" P C4 a7 I5 u _之后设置好原理图和PCB的库。修改好原理图后，就生成网表，导入PCB。后来发现完全不行！！! @$ m& Q# | O8 S, p- G; ?7 T& U- z
4 `6 r# N9 C# u
生成网表报一堆错，导入PCB又报一堆错，根本不能用啊！！
3 Z& Y& D1 M [* Q) T7 t& v5 {3 [* G3 b3 a8 t w1 n
折腾半天也不行，后来同事指点用ECO，直接在原理图改，直接ECO到PCB，不管什么库了，就行了，好用的很啊。
5 a. ~. {7 I+ D; Z1 a
) `, r+ N( p- v+ u: Z" C% \6 l后来反省，应该是导出库的时候已经是有很多问题了，只是没有报出来而已；
% d+ D, [+ O$ n% F2 w' |8 A# Q
1 V8 t+ p& d9 w/ P7 C) [( U但反过来想，这个也是PADS的库搞得太垃圾导致的。什么PART、CAE Decal等等繁琐概念，而且很多人做库不规范，如此种种，才有今日结果。 Q2 Z2 _" T! G
3 J' t% R' J0 d% M$ s: u- Z总结一下：凡是改别人的图，都用ECO；若有新元件，就单独搞个库来放新元件，之后还是用ECO。ECO可以最大程度保持原图的东西，而生成网表就会丢失很多东西。7 F# ]8 F9 k K5 \% x8 K4 I
|
|
/1 
发表于 2014-5-28 22:06
收藏
淘帖
支持！
反对！
楼主