|
|
EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
这次培训收货很多，思想比方法更重要，向着这个水平努力，不断积累技术
; ~2 x$ n( W1 K$ h& g9 m分享一下我的笔记，大家多多补充。。一起进步 l. I$ _+ ]2 M1 d4 |* |1 B
& J! Y( S6 U, R9 \3 K1 Y% p
细节决定成败5 }- p' P/ o, F
2 A+ |+ I* Q! R" g: rEMI指标：EI RE 谐波干扰 电压波动. U6 S+ x' B; E$ W; N
EMS指标：ESD 浪涌 电快速瞬变脉冲群抗扰度 CS RS 电压跌落（DIP）
+ ]6 I% ]3 z, ~3 |& e+ g2 u$ |- e8 I* T5 q/ j; H
EMC三要素：骚扰源 耦合通道 敏感设备
% ]5 W, T: q* q3 \3 Q4 R- Y
! P0 ?3 p1 X" U# o/ K% }基本方法：屏蔽+滤波+接地
9 G/ J8 }1 w1 t9 z$ Y( }2 f* t3 s6 _7 V- Z) f3 n1 E; U! a: p
屏蔽：电场屏蔽和磁场屏蔽，材料不一样# n3 X+ |3 M) t/ s+ y/ T9 g
EMC解决方法：铜箔铝箔，金属屏蔽罩，喷涂、电镀等导电层（常用于塑料外壳）、器件分开布局、铁氧体泡棉
" V3 h: p$ g* n W9 Z$ }: ]) w% Z1 Q* }! F7 b3 e
滤波：在频域上处理电磁噪声& V; {% [4 j2 \6 k. T |2 F0 X: o4 l% `
1.电容：退藕电容，电源管脚放两个，容值相差100倍。. R. D/ o' W" T
储能电容
3 _9 c0 K" p B0 E( y; \2.PCB平面电容：500MHz以上时考虑用：电源层和地层相互靠近
# u* P( y! F" k% M# X$ ?3.电感：
/ {/ |% o8 V+ z$ y( I# R9 ]# h4.共模电感：也叫共模扼流圈。用于抑制传导干扰，电源先过共模电感后果差模电感。
; R: N$ Q0 z( q" O5.磁珠：
5 F, }! J" c }) ]' S% A) I1 {
, C0 s. x; r. V3 E6 B; Q# B接地：* [3 d5 Y$ g2 @3 U
1.单点接地：低频电路（<1MHz）
" e7 @* {- _3 S0 Z2.多点接地：高频电路（>10MHz）; c2 `& s! h( |$ U5 g
3.混合接地
+ a" |, e7 R8 ~ a6 b6 v: I5 O/ @单板上的连接器金属外壳要通过金属化安装孔与板上的PGND相连
3 ?' L& \9 `; {$ k8 |2 Y& e. _若单板有对外接口信号跨越PGND和GND的分割区域时。则需要考虑采用数个0.1u的电容桥连或调整PGND与GND的分割
8 k# Q, S6 J1 ?: T, O, X5 i6 L( D% \, H! {6 I _. a& Y0 X
做EMC项目的时候，高速信号尽量走内层" l8 \& H0 q4 H1 }& b7 u
: ]% @; ~+ Z+ c+ aGB9254 classA标准
7 A; z/ }( }2 ~' h6 [6 Y5 c! c
/ e) |/ |& d9 A3 E$ ]3 zPLL电源磁珠和两个电容滤波6 i7 |% n# m: E; S! k! D
晶振输出加串接电阻33R，并联一个电容，如果不行再去掉电容
6 U `2 t2 t% r复位端加电容去耦
' C) \/ ~+ b' \* Q# ~1 t电容组，建议两个相差100倍的电容+ I) n4 z9 y3 y
电源接口，保险丝后面加个压敏电阻
7 H% Y( R! W$ z& W7 b电源芯片前段除了10u和0.1u，如果电流很大，再在前级加47u的电容: `! _3 M: q- ]& G, O
5 C/ p: G( m$ V/ { [噪声最后要导到地上面
+ w& [2 o6 r0 \! r) u" K
! m) Z9 m H2 I8 p7 `" h" u& y机械地和板上的数字地之间加1000p电容，泄放噪声# v' F# C( j1 c8 D1 W1 V$ q& v
) l) b5 `7 ~* P. f/ R" V金属壳的SMA，BNC头会直接与外壳机械地导通，ESD实验会直接耦合到金属编织物上面，从而干扰板子
. C! T1 l! ]' e金属外壳屏蔽效果好，但是ESD性能差，塑料外壳正好相反" H* E/ |, X9 O/ [
屏蔽孔缝的处理：孔越小辐射的能量越小
4 z0 M; n7 x2 p0 m- z/ S/ x9 K+ l, o9 T( [, K, E
屏蔽体的尺寸，要避免由屏蔽体尺寸形成空腔谐振
! v1 e1 |0 S3 D) a# t, `( {$ h. w T* n0 O* P; V- V! d9 V$ d$ _
RGMI总线：FPGA之间通信
{1 ]3 h+ `/ R2 o6 _% W0 E4 G: L6 M! r& R
PHY芯片：88e1111/ l, w" j% u+ T6 @3 k+ ]
总线很长，考虑CPU驱动能力够不够，负载上的反射。
3 a) P; q( Q/ s2 k/ t7 x负载太多加buffer
: _$ } Y( H/ S- [: L- t n( c. f# o' ?; R' R( t. W$ p
叠层阻抗：
; C( [, N9 m3 g+ @) s0 k7 V4 J信号与电源层的距离尽量大于其与相邻地平面的3倍以上
`- B0 b6 I, o6 \9 _9 c相邻电源层间距大于电源距离地平面的2倍以上
. h2 L$ u# y' M5 o% G6 M; M* h尽量使电源和地紧耦合
4 {( u+ n9 M2 Y# i! ?信号线宽不小于4mil。4-4原则。! U' k- E7 S7 y# k+ H
差分线间距不要大于信号线宽的2倍（紧耦合）/ z6 X- d/ ?. T9 Y
+ m7 Z& E" C. S' |. b
T型拓扑两边负载均衡 S2 X1 K& @, A6 E/ l
4 P+ I! s8 I4 X- E2 s$ C
晶振和电感下方不要走线
; Y5 U0 c3 X5 D. ]# _6 @: `) }时钟线等一对多的，用菊花链或星形不行
5 H5 p# \" F; }$ c: ]并联匹配放在菊花链的最后端6 S: `3 D9 b/ K; n5 w
机械地和数字地隔开2mm以上，所有层都是
* l0 Z3 Y) _: j6 t. M( K! Z8 q/ T5 q+ b
% N3 E8 c/ r/ e# |; U高速信号优先布在最好的走线层，RX、TX信号尽量分层布线/ d; Y+ A) c/ N8 K/ W7 N2 d
' P5 W2 X7 M4 z
高速差分紧耦合布线，间距小于2倍线宽# P- _1 s) C3 M" h# t+ f, d
8 s# D6 ^9 T+ D6 L) h/ u1 y防护器件：先防护后滤波0 P" i9 o& C! F5 j+ c
|
|
/1 
发表于 2015-9-14 21:18
收藏
淘帖
支持！
反对！
发表于 2015-9-15 13:52
