找回密码
 注册
关于网站域名变更的通知
查看: 2975|回复: 16
打印 上一主题 下一主题

请教 如何读波形

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2008-6-11 17:43 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
请教 从发的波形能看出什么?这个信号是好是坏? 老大说这个信号不好 我却看不出来 请教

NDK 2.2K _DCLK.jpg (13.88 KB, 下载次数: 12)

NDK 2.2K _DCLK.jpg

NDK 2.2K_XCLK.jpg (13.54 KB, 下载次数: 5)

NDK 2.2K_XCLK.jpg

该用户从未签到

推荐
发表于 2013-8-22 14:38 | 只看该作者
时钟信号吧。单从波形就能看出好不好?信号好不好判断的标准是什么?
3 H6 W4 e$ X+ X8 l/ ?3 r
1 h! D$ ]7 v& K6 h( o% q/ b建议从几个方面仔细查一下:
$ W! o2 M- z# q" Q% J$ O1、接收这个信号的芯片对上下冲的限制。
& _, C% u2 Z+ m+ h0 T2、整个产品的EMI要求是否苛刻。
- y, u% s4 I9 h3、如果是时钟,这个时钟有没有特殊要求,比如抖动指标之类的。如果有,波形上看不出来,测一下频谱和相噪。& ?8 ?' Y8 r2 J6 ~
4、如果是同步总线里面的时钟,你还是加个大一点的串阻吧,几十兆的频率,边沿缓一点无所谓。
9 ~' J+ \5 J* h4 `4 U5、是否和其他重要信号靠的很近。  o* s1 V8 r: V
. A8 m7 W6 Y( ^$ T
时钟信号不能只看波形的。9 B0 a, z6 r1 C. L7 d& ^) i

该用户从未签到

推荐
发表于 2013-8-22 13:02 | 只看该作者
看来 过阻欠阻还是要下下功夫才能看懂
  • TA的每日心情

    2019-11-19 16:12
  • 签到天数: 1 天

    [LV.1]初来乍到

    推荐
    发表于 2013-9-9 10:37 | 只看该作者
    我也不懂,进来瞅瞅,没瞅明白。

    该用户从未签到

    2#
    发表于 2008-6-11 19:00 | 只看该作者
    过冲大,欠阻尼。

    该用户从未签到

    3#
    发表于 2008-6-11 19:07 | 只看该作者
    原帖由 hgsky 于 2008-6-11 17:43 发表
    ' X, }2 n# @, `& P请教 从发的波形能看出什么?这个信号是好是坏? 老大说这个信号不好 我却看不出来 请教

    - ^& y7 f# y4 \0 @2 {6 |1 ^! v0 y$ g$ h& g/ U
    泰克测的波形?

    该用户从未签到

    4#
    发表于 2008-6-12 14:31 | 只看该作者
    过冲是有点大,但要看实际情况,对其他有没有影响,没影响就没关系

    该用户从未签到

    5#
    发表于 2008-6-12 18:43 | 只看该作者
    只能看出过冲来,怎么看出欠阻尼得

    该用户从未签到

    6#
    发表于 2008-6-12 22:25 | 只看该作者

    问?

    这波行是什么电路里的,哪个点的波形

    该用户从未签到

    7#
     楼主| 发表于 2008-6-13 13:27 | 只看该作者
    原帖由 forevercgh 于 2008-6-11 19:07 发表
    + }1 I( n" u" K4 ^% |. ^3 F' l& R9 m, m3 G3 ]# K2 h( [9 W4 M
    0 R" n5 o# J# f/ o& f/ i8 b
    泰克测的波形?
    3 g' q* ~: ]7 ]% A' x+ [/ i
    恩 高手 能不能解释下 你说的意思 过冲大是什么意思

    该用户从未签到

    8#
    发表于 2008-6-15 09:11 | 只看该作者

    过冲与下冲

    过冲就是上升沿的那尖峰,下冲就是下降沿的那尖峰,这样的波形往往EMC也过不了

    该用户从未签到

    9#
    发表于 2008-6-15 11:54 | 只看该作者
    学习

    该用户从未签到

    10#
    发表于 2008-6-15 15:32 | 只看该作者
    原帖由 FLY 于 2008-6-15 09:11 发表 ; x0 M. u/ ^( q0 v
    过冲就是上升沿的那尖峰,下冲就是下降沿的那尖峰,这样的波形往往EMC也过不了
    # g+ w. g. u6 n% n
    - T$ f( ^- t' {. h+ d9 S8 W- K
    过冲就是第一个峰值或谷值超过设定电压——对于上升沿是指最高电压而对于下降沿是指最低电压。3 f6 |$ Y; ~0 ]7 ~) A
    这是在网上收到的解释。5 w# `- K  u4 c( I) n
    到底哪个是对的?

    该用户从未签到

    11#
    发表于 2008-6-16 13:03 | 只看该作者
    波形的好坏要看你的具体要求了。7 P- g- C( t( s; J# l  g
    第一个图过冲小一些,但clk的上升时间也更长一些。第二个图反之。
    % W& y# O. ~: [" A8 c2 a$ i4 q& k. E8 H
    如果你的emc紧张,或者芯片的承受过冲能力较差,就用第一个图的端接,1 ^8 m" v2 J9 ?
    如果你的timing紧张,芯片以及emc也能承受,就用第二个图的端接。
    ! d5 Q# k  x( M- k' r' \
    & y, Q. `: Q* l, F. B过阻尼和欠阻尼是相对于端接来说的,过阻尼则驱动不够,表现在receiver的waveform上可能信号沿上会有台阶或回勾,信号沿缓慢;欠阻尼就是驱动能力过剩,会造成较大的过冲。

    评分

    参与人数 1贡献 +5 收起 理由
    forevercgh + 5 我很赞同

    查看全部评分

    该用户从未签到

    12#
    发表于 2008-6-19 12:22 | 只看该作者

    建议你测量波形对比度时候,横轴的时间刻度要一致。
    " O+ `, h4 k) K4 `( |0 {( l) _4 [0 A# ~7 |" u/ U$ E% A9 S; m
    图形2可以再改善一下,毕竟上升沿快,时钟信号就是靠这个边沿,但是EMI就有了,所以再调调。

    该用户从未签到

    13#
    发表于 2008-6-20 13:29 | 只看该作者
    学习!

    该用户从未签到

    14#
    发表于 2008-8-21 23:05 | 只看该作者
    NDK是家晶振厂商吧!
    9 k- G* ]! }  \1 L4 u0 u你是测试的晶振的输出波形吗?$ l4 ?: H6 O1 P9 w4 g3 V1 H7 d8 G
    怎么不是正旋波啊?
    您需要登录后才可以回帖 登录 | 注册

    本版积分规则

    关闭

    推荐内容上一条 /1 下一条

    EDA365公众号

    关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

    GMT+8, 2025-11-22 20:49 , Processed in 0.187500 second(s), 29 queries , Gzip On.

    深圳市墨知创新科技有限公司

    地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

    快速回复 返回顶部 返回列表