找回密码
 注册
关于网站域名变更的通知
查看: 2972|回复: 16
打印 上一主题 下一主题

请教 如何读波形

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2008-6-11 17:43 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
请教 从发的波形能看出什么?这个信号是好是坏? 老大说这个信号不好 我却看不出来 请教

NDK 2.2K _DCLK.jpg (13.88 KB, 下载次数: 11)

NDK 2.2K _DCLK.jpg

NDK 2.2K_XCLK.jpg (13.54 KB, 下载次数: 4)

NDK 2.2K_XCLK.jpg

该用户从未签到

推荐
发表于 2013-8-22 14:38 | 只看该作者
时钟信号吧。单从波形就能看出好不好?信号好不好判断的标准是什么?& B" t. J* r9 R& V5 Y  R4 v
- C4 I( k- t/ [+ c
建议从几个方面仔细查一下:
) c# f  J: h# u1、接收这个信号的芯片对上下冲的限制。2 N/ \# p* U# V' N, P
2、整个产品的EMI要求是否苛刻。  ^& b( z1 h1 v6 I3 Z
3、如果是时钟,这个时钟有没有特殊要求,比如抖动指标之类的。如果有,波形上看不出来,测一下频谱和相噪。
, n6 x- I, N2 j! V9 ?$ _' ~- v; I; g4、如果是同步总线里面的时钟,你还是加个大一点的串阻吧,几十兆的频率,边沿缓一点无所谓。
: m% \7 J. m0 n. Y, b# u5、是否和其他重要信号靠的很近。. O" a3 m5 u2 U5 n# K2 Y+ r% p
0 b2 u5 O9 g3 E1 l
时钟信号不能只看波形的。( b5 [# f' s' w$ W) [0 s

该用户从未签到

推荐
发表于 2013-8-22 13:02 | 只看该作者
看来 过阻欠阻还是要下下功夫才能看懂
  • TA的每日心情

    2019-11-19 16:12
  • 签到天数: 1 天

    [LV.1]初来乍到

    推荐
    发表于 2013-9-9 10:37 | 只看该作者
    我也不懂,进来瞅瞅,没瞅明白。

    该用户从未签到

    2#
    发表于 2008-6-11 19:00 | 只看该作者
    过冲大,欠阻尼。

    该用户从未签到

    3#
    发表于 2008-6-11 19:07 | 只看该作者
    原帖由 hgsky 于 2008-6-11 17:43 发表
    . }% ~7 w# t9 k5 n6 a' N请教 从发的波形能看出什么?这个信号是好是坏? 老大说这个信号不好 我却看不出来 请教
    9 U: g9 Z' R8 \, W

    & A% p$ h  y7 _2 n; ~# p泰克测的波形?

    该用户从未签到

    4#
    发表于 2008-6-12 14:31 | 只看该作者
    过冲是有点大,但要看实际情况,对其他有没有影响,没影响就没关系

    该用户从未签到

    5#
    发表于 2008-6-12 18:43 | 只看该作者
    只能看出过冲来,怎么看出欠阻尼得

    该用户从未签到

    6#
    发表于 2008-6-12 22:25 | 只看该作者

    问?

    这波行是什么电路里的,哪个点的波形

    该用户从未签到

    7#
     楼主| 发表于 2008-6-13 13:27 | 只看该作者
    原帖由 forevercgh 于 2008-6-11 19:07 发表 ) G' _4 g% l3 [  Z4 K$ b; q

    8 }- u( w; N- {& \
    - M& ^) D: M: N5 Y5 W泰克测的波形?

    ) }+ Z! T6 f# E恩 高手 能不能解释下 你说的意思 过冲大是什么意思

    该用户从未签到

    8#
    发表于 2008-6-15 09:11 | 只看该作者

    过冲与下冲

    过冲就是上升沿的那尖峰,下冲就是下降沿的那尖峰,这样的波形往往EMC也过不了

    该用户从未签到

    9#
    发表于 2008-6-15 11:54 | 只看该作者
    学习

    该用户从未签到

    10#
    发表于 2008-6-15 15:32 | 只看该作者
    原帖由 FLY 于 2008-6-15 09:11 发表
    & n" b$ g; X' D4 O' _2 G1 h过冲就是上升沿的那尖峰,下冲就是下降沿的那尖峰,这样的波形往往EMC也过不了
    ) g% E2 Q8 x% i" H

    1 G; Q* w3 c* t$ D; c( U过冲就是第一个峰值或谷值超过设定电压——对于上升沿是指最高电压而对于下降沿是指最低电压。6 p0 Q. i$ i- S. a, l
    这是在网上收到的解释。
      T' D$ s2 N& @  Y5 k9 |% I到底哪个是对的?

    该用户从未签到

    11#
    发表于 2008-6-16 13:03 | 只看该作者
    波形的好坏要看你的具体要求了。
    % H( |6 C/ u& ]/ }) i3 f& u& F第一个图过冲小一些,但clk的上升时间也更长一些。第二个图反之。
    % v8 I9 m) a% I. C9 Z1 D3 l
    + V1 h2 j1 f. T* O1 T- ?如果你的emc紧张,或者芯片的承受过冲能力较差,就用第一个图的端接,5 L1 ~5 p3 m6 ~8 Z1 F) b3 b  A
    如果你的timing紧张,芯片以及emc也能承受,就用第二个图的端接。
    + q; i3 v0 t2 q. }$ }5 c$ s5 O5 H& \- N) u5 I
    过阻尼和欠阻尼是相对于端接来说的,过阻尼则驱动不够,表现在receiver的waveform上可能信号沿上会有台阶或回勾,信号沿缓慢;欠阻尼就是驱动能力过剩,会造成较大的过冲。

    评分

    参与人数 1贡献 +5 收起 理由
    forevercgh + 5 我很赞同

    查看全部评分

    该用户从未签到

    12#
    发表于 2008-6-19 12:22 | 只看该作者

    建议你测量波形对比度时候,横轴的时间刻度要一致。5 T) B- N3 E" B: Q* W( a0 n3 a# U5 L" W

    5 }0 J3 x8 l8 m8 ^图形2可以再改善一下,毕竟上升沿快,时钟信号就是靠这个边沿,但是EMI就有了,所以再调调。

    该用户从未签到

    13#
    发表于 2008-6-20 13:29 | 只看该作者
    学习!

    该用户从未签到

    14#
    发表于 2008-8-21 23:05 | 只看该作者
    NDK是家晶振厂商吧!
    " M% F$ m$ V) o6 l. j: R; {你是测试的晶振的输出波形吗?
    , t" z/ _, V/ N: W) ]! g% h怎么不是正旋波啊?
    您需要登录后才可以回帖 登录 | 注册

    本版积分规则

    关闭

    推荐内容上一条 /1 下一条

    EDA365公众号

    关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

    GMT+8, 2025-11-22 13:26 , Processed in 0.203125 second(s), 33 queries , Gzip On.

    深圳市墨知创新科技有限公司

    地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

    快速回复 返回顶部 返回列表