|
|
基本来说FPGA有专用输入时钟引脚，这个一般只是做外部时钟输入引脚用，专门引脚时钟偏移很小。
# n# F3 W: ^! T% J- h/ fIO口多可以设置成输入输出" ]: ~3 y0 X" u% m2 R$ B8 T) u
: {/ V" ^, y- y" y' ]0 t8 ^
^4 y+ `- S. j$ f- K2 g
看下面一个例子：$ X ]2 P% l" l' f: A
! l7 x H" I9 cmodule fuck1（a,b,c）;) g7 ~1 S9 m8 n, M6 _+ g9 b" Y7 p
input a,b;
4 r/ X& ~. J4 routput c;
% X) t; y! x3 p& Y* ~assign c = a && b;8 w2 N3 _$ c. }& f
endmodule
" {) S9 j) H L3 i
( I Z. C- G# b. O
2 Y+ B L7 B; J) U$ T注意 input 就是输入引脚a， output就是输出引脚c、
" H8 e ]3 ]' [4 j' g9 c
( c6 M; a" b# H! x. t* h+ i4 S& T j输入输出取决于 描述语言 |
|
/1 
发表于 2013-5-24 08:58
收藏
淘帖
支持！
反对！
楼主