TA的每日心情 | 开心 2021-8-20 15:20 |
|---|
签到天数: 12 天 [LV.3]偶尔看看II
|
EDA365欢迎您登录!
您需要 登录 才可以下载或查看,没有帐号?注册
x
各位好:
" h5 g: V7 } _! n; k3 D8 z 我在学习FPGA。有一个教程市容ALTPLL做定时器,代码如下:
, n, B- V; }$ C. A8 O& N'timescale ins/10ps. h4 u! w! K. }: n$ o/ P2 w+ F& x
module address_gen (clk,reset,enable,control_word,address);. O. D; ^1 u8 S* m' P) N
input clk,reset,enable;
" g" R4 C4 d/ r1 H; Minput [5:0]control_word;
2 T: ^0 m* m) l; |5 Moutput [11:0]address;
% y" V$ r/ O/ [reg [11:0]address;* {: f0 y. p6 Y; a. _
always @(posedge clk or negedge reset); ?- N1 @+ o6 H4 k- x8 R
begin
2 Y7 O/ Z5 F, Z- P2 t9 k5 o if(reset == 1'b0)4 Y7 n# f8 E* [" D
' l1 p/ g: _6 \0 W
begin1 b8 X6 {1 Q: `- [/ Q
address<=12'h000;& k: C/ B8 b. s# \% A" ?2 G
end; x3 O* [! i, k! u0 U
else if(enable==1'b1)
& R; J% v* T& L' [ begin
$ f- O7 z _4 J1 ^( U address <= address + {6'b0,control_word};/ U) S* X/ A/ M' {- P
end0 N0 c, i6 m8 o; v7 B( S4 c# n) v" x
else
$ M1 _& n, p C$ }5 ? begin
* A M: Y7 h/ k* _- q5 K address<=address;
- f4 I( r7 T. T0 l end2 A) A3 k+ W% e! C- h/ ?7 [
N" y2 e+ j$ G3 E( v" M2 Q
end
% `/ i% x8 D! }3 Y endmodule
1 L6 l" B. Z% l0 @* f在创建设生成符号表的时候总是报有4个错误。
6 N' ]. }) q: b- K, f I运行环境是QUARTUS 11 WEB版,XP SP3
+ |, e3 j# U" F2 A7 |
e7 B5 `- O# `, `, u* V2 V |
|