TA的每日心情 | 怒
2019-11-26 15:20 |
|---|
签到天数: 1 天 [LV.1]初来乍到
|
EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
摘要:本文介绍了使用cadence APD 完成一款SIP芯片BGA封装的设计流程。结合
0 b/ B0 N* e! A: U6 jCadenceAPD在BGA封装设计方面的强大功能，以图文并茂、实际设计为例说明Cadence
$ U; b3 K& o" N# |APD完成包含-块基带芯片和一块RP芯片的BGA封装的设计方法和设计流程。该设计方
( \+ r) }3 a) D' X法对于SIP封装设计、加速设计周期、降低开发成本具有直接的指导价值。
8 e" \' r" R+ \关键词: Cadence APD、 SIP 设计、BGA 封装设计
, t' ]- [: s( W& V1引言
2 D! u! K$ y# [3 P5 }0 ?' u随着通讯和消费类电子的飞速发展，电子产品、特别是便携式产品不断向小$ g; E! l. u8 o' W; p2 o2 f
型化和多功能化发展，对集成电路产品提出了新的要求，更加注重多功能、高集; ]! n' z0 g/ C! H: }$ P
成度、高性能、轻量化、高可靠性和低成本。而产品的快速更新换代，使得研发# s1 N4 B2 s2 J7 L7 {* K
周期的缩短也越来越重要，更快的进入市场也就意味着更多的利润。微电子封装) `& s/ j1 C2 R2 r6 e& ?
对集成电路(IC) 产品的体积、性能、可靠性质量、成本等都有重要影响，IC
% L/ z) A2 f2 a9 c+ Z. v1 a成本的40%是用于封装的，而产品失效率中超过25%的失效因素源自封装，封, e) ?) G2 J% ]& M
装已成为研发新一代电子系统的关键环节及制约因素(图1.1)。系统封装(SiP)& I9 e7 A3 H8 j) F, z) x
具有高密度封装、多功能化设计、较短的市场进入时间以及更低的开发成本等优
1 ]$ q. s% W: K$ C+ C势，得到了越来越多的关注。国际上大的封装厂商如ASE、 Amkor、 ASAT和
( E( a u) e \4 q9 yStarchips等都已经推出了自己的SIP产品。9 b) v. T+ L3 j* M1 R; h2 @
# X# A6 U$ }! y% y! I7 P6 C
5 e3 C2 p4 H1 R1 V% ] |
|
[复制链接]
/1 
发表于 2019-12-27 10:14
收藏
淘帖
支持！
反对！
发表于 2020-1-2 22:36
这都要隐藏啊……