|
|
EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
本帖最后由 Tronlong123 于 2025-3-28 14:34 编辑 + ^ T. [9 u8 O
0 Q" ]& U! W/ n3 w- Z
在工业控制与数据采集领域，高精度的AD采集和实时显示至关重要。今天，我们就来基于瑞芯微RK3568J+ FPGA国产平台深入探讨以下，它是如何实现该功能的。适用开发环境如下：& q4 J e) ^) `0 e9 P0 Y/ n' U# w- [
Windows开发环境：Windows 7 64bit、Windows 10 64bit8 f7 A) K( u: q5 N1 u
Linux开发环境：Ubuntu18.04.4 64bit、VMware15.5.5$ H, Y" b5 T+ L5 d
U-Boot：U-Boot-2017.09* [" `/ D9 X7 h4 U0 i+ R0 r3 j
Kernel：Linux-4.19.232、Linux-RT-4.19.2320 L6 Y ]) W+ ^: X' j! m& r7 y
LinuxSDK：LinuxSDK-[版本号]（基于rk356x_linux_release_v1.3.1_20221120）1 P0 E; k2 F* G% ^6 }2 ^* p" c: H# q
AMP SDK：rk356x_amp_sdk_release_v1.2.3_20230515% Y# h& _! O$ {
Pango Design Suite(PDS)：PDS_2022.2-SP3+ ~4 y) L L6 W) y, P) P
硬件开发环境：创龙科技TL3568F-EVM评估板（瑞芯微RK3568J + 紫光同创Logos-2）、TL7606P模块（CL1606/AD7606芯片，8通道，采样率200KSPS）、TL7616P模块（CL1616/AD7616芯片，16通道，采样率1MSPS）。
+ T8 j! y3 e8 @; Z* z0 }# q& w4 M' ~% L$ P& i* J( c
测试数据汇总
" r' `4 c, \0 z& `( @测试数据汇总如下：
0 k L6 r2 a9 ?2 q表 1 / g7 A. w$ u: P
RK3568J + FPGA国产平台. I6 _( A+ k, D+ t1 b( z
瑞芯微RK3568J/RK3568B2处理器集成了四核ARMCortex-A55处理器，主频高达1.8GHz/2.0GHz。创龙科技基于瑞芯微RK3568J/RK3568B2 + 紫光同创Logos-2PG2L50H/PG2L100H FPGA，推出了SOM-TL3568F工业核心板和TL3568F-EVM评估板。8 F9 Z' Q3 P' y& w8 \4 H& S
值得一提的是，创龙科技SOM-TL3568F核心板的ARM、FPGA、ROM、RAM、电源、晶振、连接器等所有元器件均采用国产工业级方案，国产化率100%！8 ]! V/ H. w6 z( l/ Y
此外，RK3568J+ FPGA评估板具备丰富的接口资源，包括3路Ethernet、3路USB、3路CAN、RS422/RS485、2路SFP、FMC等通信接口，以及MIPILCD、LVDS LCD、TFT LCD、HDMI OUT等视频接口，满足客户的项目评估需求！2 o/ g4 K2 W" w8 i: q" o
" j6 C( ?' x* m# ]- X. S0 }RK3568J + FPGA核心板典型应用领域
8 e# o' Z* D* B" h. E图 1 $ z3 L6 a$ y2 d* t
pcie_ad_display案例演示8 e6 O: R5 N) m" D% A3 |4 }' l5 B
为了简化描述，本文仅摘录部分方案功能描述与测试结果。
! ^6 O$ v4 P/ P/ S/ X9 T案例说明6 p+ Z" ]* ]. J5 w' k1 N
案例基于FPGA端采集8/16通道AD数据，ARM端CPU3核心运行RT-Thread(RTOS)程序，并通过PCIe总线从FPGA端接收AD数据。ARM端CPU0、CPU1、CPU2核心运行Linux系统，CUP3核心（运行RT-Thread(RTOS)程序）通过rpmsg将AD数据发送至Linux应用程序，Linux应用程序通过rpmsg接收RT-Thread(RTOS)发送的AD数据，并将数据转换得到电压值，然后通过Qt显示波形至显示屏。
+ z0 X9 W' H5 s备注：本案例目前仅支持在CPU3核心运行RT-Thread(RTOS)程序。/ c7 K9 S# C1 B" U; A9 H: {! Y! X
系统工作示意框图如下所示。
' ^% B7 O \* U6 Z2 h5 m, |- ^图 2 系统工作示意框图 案例演示
- K. \0 n2 v, V请将创龙科技TL7606P模块连接至评估板FPGA EXPORT(CON26)接口，将HDMI显示器与评估板HDMI OUT接口连接，将评估板USB TO UART2串口、RS232 UART0串口连接至PC机，硬件连接如下图所示。' R) F' o! S: l# C7 |$ U
图 3 案例支持TL7606P模块8通道同时采集与显示。本次测试以TL7606P模块V1和V5通道为例，请分别正确连接至信号发生器A通道和B通道。信号发生器设置A通道输出频率为200Hz、峰峰值为6.0Vpp（即幅值为3.0V）的正弦波信号，B通道输出频率为1KHz、峰峰值为6.0Vpp（即幅值为3.0V）的正弦波信号。
3 g W j6 q& J4 e) C6 M: N请参考产品资料完成环境配置，将本案例FPGA程序固化至FPGA运行，将amp.img镜像文件固化至评估板。将案例可执行程序拷贝至评估板文件系统后，执行如下命令，以连续模式采集数据。' t. @. ?/ B# @
Target#./pcie_ad_display -d ad7606 -m 2
4 _6 G7 \4 r. `2 V' r图 4 同时，HDMI显示屏将会实时显示动态波形，如下图所示。
: P3 a/ J+ \- |6 ?6 }3 F. ?& d图 5 当你想停止程序运行时，按下"Ctrl + C"可停止程序运行。# e8 |4 o( ^' |3 q6 x7 R, P
图 6 到这里，我们的演示步骤结束。想要查看更多瑞芯微RK3568J + FPGA国产平台更多相关的案例演示，欢迎各位工程师在公众号（Tronlong创龙科技）查阅，快来试试吧！7 Q" i5 D0 b0 d
|
|
/1 
楼主
收藏
淘帖
支持！
反对！
发表于 2025-3-28 18:46