FPGA减法问题

feihu612 · 发表于 2012-8-31 10:21

EDA365欢迎您登录！

您需要登录才可以下载或查看，没有帐号？注册

x

情况是这样：
首先实现两矩阵相减，再将结果去做其他运算，矩阵每个元素为8bit，结果为8bit
主要是其中符号的问题，
我的想法是，申请一个存储空间来存储相减后的结果，同时申请一个存储空间来存相减后的符号，还要通过比较器判断两个相减后的符号，
但我觉得太麻烦，
我看了一下两数相减的仿真，其结果为A - B等于A + B的补码
如：255 - 1 和 57-59
仿真结果都为1111_1110
该怎么处理

feihu612 · 发表于 2012-8-31 15:37

这个群是新手群，太让人失望

玉之英华 · 发表于 2012-8-31 17:55

你说的问题是数制的问题，硬件描述语言可以定义一个数有无符号，也就是存储时是补码还是源码，希望对你有用！

帐号		自动登录	找回密码
密码			注册

FPGA减法问题

EDA365欢迎您登录！

浏览过的版块

推荐内容 /1