|
|
EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
最近在学习看了很多资料，对于DDR串联终端电阻的摆放位置有疑惑，6 ?7 ^ i5 ^1 g: h
& t0 `5 m& T7 O; u0 ~0 p" Z首先，地址线、控制线、CLK/CLK#是靠近处理器端，这些没太多疑问。2 s! w& x+ p$ }5 ~6 A8 {
7 F1 G5 B! d! N& Q4 W
但数据线、DQS,DQM串联电阻的摆放位置我却看到了多个版本。
# f7 A: \; Z% Z- ` P
' Q- C, n+ E/ g6 o/ S/ c! d2 \版本1：数据线的串联电阻尽量放置在CPU与DDR之间，而DQM与DQS对CPU来说为输出信号，因此尽可能靠近CPU摆放，达不到的情况下也要与数据信号的串联电阻要求一致。- y+ H7 r: D. w. E' b; b) u
: ^. B$ Q8 ]! `; y& G版本2：对于DQS和DQ类信号的走线，串联电阻在近DDR端，DDR_DQM信号例外，它的串联电阻在近CPU端。5 l! ?; M* u# o# _8 j
5 I; N' q- T, u- f p
由以上两个版本看，数据线的串联电阻都不靠近CPU，DQM由于是低速信号，串联电阻靠近那边问题也不大，而对于DQS串联电阻的说法却完全相反。
2 N! L3 I# |2 ~( S# A个人感觉对于DQS的说法，版本1更可信些。# P9 e; _" ]6 o8 i" P
$ O7 d% U! t8 q9 {( h; S5 l我的理解：数据线属于双向的，DDR和CPU都是源端，所以靠近那边需要考虑DDR芯片、处理器、PCB的阻抗。; P; i+ Y1 K5 g5 P4 ]
例如，CPU的数据IO输出阻抗是48ohm，DDR2的IO输出阻抗为17ohm，传输线阻抗为50ohm。' l/ k4 x$ c. Z8 l
那么当CPU进行写操作时：信号到达接收端后由于输入阻抗很大，反射回源端，由于源端阻抗与传输线阻抗相差很小，所以反射回来的信号被源端吸收不会发生二次反射。
* P l* R- m. w! ?8 O0 T. R当CPU进行读操作时：信号从DDR传输到CPU端，同样由于阻抗不匹配，信号反射一部分回到DDR端，由于DDR输出阻抗为17ohm，与传输线阻抗相差很大，因此信号会发生二次反射。" N; S8 p' Y, J" u; j) r
源端的串联电阻对第一次反射并不起作用，但可消除第二次反射。所以该情况下，串联电阻应该靠近DDR端（即靠近与传输线阻抗相差较大的一端）; }+ p: c2 G* X
2 B5 X! `/ g- F% x% O
想问问大家是否还有其他理解的版本 ;) |
|
/1 
发表于 2012-3-14 11:31
收藏
淘帖
支持！
反对！