本站微信 收藏本站 设为首页
 找回密码
 注册
关于网站域名变更的通知
EDA365电子论坛网»电子社区 › 研发技术版块 › 硬件设计讨论 › 上拉电阻的问题
返回列表 发新帖
查看: 988|回复: 0
打印 上一主题 下一主题

上拉电阻的问题

[复制链接]
yangyansiw

该用户从未签到
跳转到指定楼层
1#
发表于 2012-5-21 20:04 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录！

您需要 登录 才可以下载或查看，没有帐号？注册

x
6 d7 t1 r& v# F" \

% V3 z/ p1 k0 ^上拉电压加上FPGA（ttl 3。3v）到端口时总的交流电压会不会是以3.3v为中心在波动
4 X5 N/ r4 H$ P# b# ?' X0 c就是把ttl的电压抬高了/ s+ }' n4 g& L
( B7 i* Q6 \" L

( h( L4 Q4 X( R# B我知道不会 会的话 电路就有问题了 但我想不清楚为什么 不会抬高4 w  D2 z) S+ r9 G7 O8 [7 b+ R
1 M7 Q! _( q! O
请高手指教6 v% g- E0 Z# u

  ]2 G! O4 t0 d. y

下载资料威望不够？点击查看获取威望的N种方法>>
回复

举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-11-22 19:38 , Processed in 0.156250 second(s), 24 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表