|
|
EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
我在画ATMEGA32的part时,定义好了管脚,保存时出现 Warning: Duplicate pin name on Gate A - Logical pin 5 - Pin name VCC5 b6 c/ R! A; d2 I1 H6 ?, U, P
- e" I2 U* {( K4 X3 s* h6 B" V% n R2 c( K
其意思就是我的定义的管脚名有重复了.以VCC为例.
8 j) q1 S1 f2 g! N3 ~/ c
& F" J/ p: S2 f B" S& u4 e- J% d( F M& A/ d
解决方法:4 B6 W5 o% q7 z% k( ?2 {: i
& a4 ~! J7 x! K% E0 J2 Y1 将原为VCC的管脚分别定义成VCC0,VCC1,VCC2,以让其不再重复.3 q# B( V. p) c( C6 J8 R
+ I0 |' r3 n& H4 u3 @8 e- h; I) z4 \1 ?5 t
请问各位同仁是否还有其它方法?
8 A+ Z+ O* Z0 C( D$ x6 d: K# }$ x. `' E) i6 R, _* S
& w/ M {0 n% V
|
|
/1 
发表于 2009-2-8 12:08
收藏
淘帖
支持！
反对！
楼主