关于另一种PDN网络目标阻抗的计算方法

linpeixing · 发表于 2019-2-24 16:59

EDA365欢迎您登录！

您需要登录才可以下载或查看，没有帐号？注册

x

  传统的目标阻抗计算是用Ztarget=Vcc*Ripple/Imax去计算，要求在相关频段内的Z11阻抗都要小于Ztarget，但不同频率下的负载电流是不一样的，要求过于苛刻，会导致电容数量的过设计；这段时间在网上看到另外一种方法，将PDN网络的等效电感考虑了进去，Vcc*Ripple=R*I(t)+L*dI(t)/dt,如负载电流变化的上升下降时间Trise、Tfall跟最大负载电流已知，则可以得R跟L的值，Ztarget=R+j𝜔L，这样使得高频时目标阻抗的要求没那么高，如下图。
  大家一起讨论一下这种是否合理，据我所知部分企业已经是在用这种方法计算，我的疑问点在于：
  1、为什么是在高频时反而对PDN阻抗要求低了，PI的出发点不就是为了应对高速信号下的电源电压跌落吗？
  2、这种计算方法使得低频时目标阻抗很小，很难满足，这种情况该如何处理？
  3、如果应用到实际中，可否以负载器件动作的Trise、Tfall去等效电源线路上的电流变化速率？

mars.w · 发表于 2019-2-25 15:11

感谢分享

qi2017 · 发表于 2019-2-25 20:33

sanshihuang · 发表于 2019-3-15 09:21

个人觉得你说的高速信号有点笼统了，究竟是指高速串行还是高速并行？并行信号，个人认为主要在于SSN，串行信号主要在于PSIJ。另外，你说的Tr和Tf究竟是指信号的还是电源的？

cousins · 发表于 2019-3-24 19:53

1、为什么是在高频时反而对PDN阻抗要求低了，PI的出发点不就是为了应对高速信号下的电源电压跌落吗？
-->没有要求低，只是板级解决不了，高频的解决通过封装和die上电容解决。
2、这种计算方法使得低频时目标阻抗很小，很难满足，这种情况该如何处理？
-->通常储能电容加大，接地优化是能满足的。
3、如果应用到实际中，可否以负载器件动作的Trise、Tfall去等效电源线路上的电流变化速率？
纹波和噪声来源有两个：DCDC内的pwm和pfm，负载端内的PLL/DLL噪声传导与耦合。所以高频用负载替代是可以的。

linpeixing · 发表于 2019-6-2 15:45

cousins 发表于 2019-3-24 19:53
1 s1 }: a9 [9 y' F7 l3 `. Y. g1、为什么是在高频时反而对PDN阻抗要求低了，PI的出发点不就是为了应对高速信号下的电源电压跌落吗？& U$ i8 A$ R5 n3 ?! b
--> ...

感谢！
请问您有计算目标阻抗相关资料或者实例吗？Vcc*Ripple=R*I(t)+L*dI(t)/dt 实际应用怎么把L、R给计算出来？

anguchou · 发表于 2019-11-9 20:34

:):)

demoxie · 发表于 2020-6-19 15:07

图在哪里啊？没有看到。

beichenliuzhu · 发表于 2021-1-20 20:52

三人行，必有我师

tavor · 发表于 2021-5-8 10:52

实际应用的时候为了确定目标阻抗，就需要知道目标阻抗对应的R 和回路电感L, R好确定，问题是L如何确定。

849888913@ · 发表于 2022-8-17 13:14

111111

帐号		自动登录	找回密码
密码			注册

[仿真讨论] 关于另一种PDN网络目标阻抗的计算方法

EDA365欢迎您登录！

点评

浏览过的版块

推荐内容 /1