|
|
EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
一个4层的板子画完之后，进行设计检测
/ |$ L, g) D* r+ u 选择tools->Verify Design工具
8 [ D0 k/ p* j. m, E) K# h 进行Fabrication Latium检测，发现有很多一百多个错误
8 A+ z/ {: x+ d / c+ y2 b4 D* p! I4 F3 h
对应的错误描述为DFF Error: AcidTrap on Top. K: Y0 s9 v6 \* p' I- S8 H
这种应该如何修改？
0 z( | @7 a! H& n, O) t4 s2 E( n* g' A7 o q: a R# _
还有就是在选择Test Points进行检测时，出现十个左右的错误0 W0 q- G/ L S5 A7 P/ d; V
对应的描述为:% D5 ~' U& ], I; [1 G
TestPoint error:NET FPGA_SIGNAL_TX has 0 test points instead of required 1 test points
. ~$ _) r% G4 {% S* m 其它几处TestPoint的错误提示类似，只是把网络名字换了一下而已。
* c9 l6 l8 w1 D PCB上我没有加TestPoint，莫非这里必须得加TestPoint吗，不加行不行？
! Q7 L$ A+ v9 J% t/ \( l! R! k' @3 E8 C) J$ m
我这里网速不大好，google后也没有找到类似的有答案的东西，初学pads，请各位大大不吝赐教，{:soso_e100:} |
|
/1 
发表于 2012-2-17 11:09
收藏
淘帖
支持！
反对！
楼主